• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2007년도 학술대회
• /
• pp.11-14
• /
• 2007

CMOS technology 기반의 고주파 직접회로에서는 충분한 이득과 안정성을 얻기 위하여 inductor, capacitor와 같은 수동 소자를 적절히 사용하여 설계하여야 한다. 이와 같은 수동 소자는 CMOS 집적회로에서 넓은 면적을 차지하는 단점이 있다. 고주파 증폭기의 부하를 능동 소자로 대체하게 되면 작은 크기로 회로의 제작이 가능하게 되나, 능동 소자는 수동 소자에 비하여 선형 특성이 좋지 않기 때문에 실제로 고주파 증폭기 설계에 사용하지 않는다. 본 논문에서는 이와 같은 능동 소자의 비선형성을 억제하면서, 동시에 회로의 크기를 줄일 수 있는 기능성 능동 부하를 적용한 고주파 증폭기를 설계하였다. 기능성 능동 부하는 2개의 MOSFET은 대칭으로 연결된 구조를 가지며, 하나의 MOSFET은 일반적인 load로 동작하며, 다른 MOSFET은 gate에 가변 전압을 인가함으로써, 증폭기의 전달함수를 변화시킬 수 있다. 이와 같은 특성을 이용하여 고주파 증폭기의 선형성을 보상할 수가 있다.

• 한국정보통신학회논문지
• /
• 제15권3호
• /
• pp.632-638
• /
• 2011

본 논문은 고주파 시스템 온 칩 응용을 위한 온 칩 검사 대응 설계 (Design-for-Testability, DFT) 회로를 제안한다. 이러한 회로는 고주파 회로의 주요 성능 변수들 즉, 입력 임피던스, 전압이득, 잡음지수, 입력 전압 정재비 (VSWRin) 및 출력 신호대 잡음비 (SNRout)를 고가의 장비없이 측정 가능하다. 이러한 고주파 검사 회로는 DFT 칩으로부터 측정된 출력 DC 전압에 실제 고주파 소자의 성능을 제공하는 자체 개발한 이론적인 수학적 표현식을 이용한다. 제안한 DFT 회로는 외부 장비를 이용한 측정 결과와 비교해 볼 때 고주파 회로의 주요 성능 변수들에 대해 5.25GHz의 동작주파수에서 2%이하의 오차를 각각 보였다. DFT 회로는 고주파 소자 생산뿐만 아니라 시스템 검사 과정에서 칩들의 성능을 신속히 측정할 수 있으므로 불필요한 소자 복사를 위해 소요되는 엄청난 경비를 줄일 수 있으리라 기대한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2004년도 춘계종합학술대회
• /
• pp.635-641
• /
• 2004

본 논문에서는 802.113 무선 근거리 통신망(wireless LAM)용 5.25GHz 저잡음 증폭기(LNA)에 대해 고가 장비를 사용하지 않고도 전압이득, 잡음지수 및 입력 임피던스를 측정할 수 있는 새로운 형태의 고주파 81ST(Built-In Self-Test, 자체내부검사)회로 설계 및 검사 기술을 제안한다. 본 연구에서 제작된 BIST 회로는 기존의 고가 검사 장비 대신 고주파 회로의 결함검사나 성능검사에 적용될 수 있다. 이러한 BIST 회로는 1V의 공급전압에서 동작하며, 0.18$\mu\textrm{m}$ SiGe 공정으로 제작되어 있다. 이러한 접근방법은 입력 임피던스 정합과 출력 전압 측정을 이용한다. 본 방법에서는 DUT(Device Under Test: 검사대상이 되는 소자)와 BIST 회로가 동일 칩 상에 설계되어 있기 때문에 측정할 때 단지 디지털 전압계와 고주파 전압 발생기만이 필요하며, 측정이 간단하고 비용이 저렴하다는 장점이 있다. BIST 회로가 차지하는 면적은 LNA가 차지하는 전체면적의 약 18%에 불과하다.

• 전기의세계
• /
• 제38권5호
• /
• pp.43-50
• /
• 1989

현재까지 진행된 저장링 격자의 기본설계에 따라, 고주파 시스템 특히 Cavity와 고전력 고주파시스템의 기본 요구사항 및 기본구조를 보여주었다. 이외에도 저장링의 고주파시스템은 아주 잘 설계된 정밀 고주파회로의 둣받침을 받아야 하는데 이에 대한 설계는 아직 초기단계에 있다. 안정된 500MHz 전원에서부터, Cavity내부 및 외부, 또 Klystron의 출력 등등의 상태를 파악하는 amplitude 및 phase detector들 또한 phase shifter, 신호감쇄기, 튜너 등이 많은 feedback 회로를 통해 서로 연결되어 각종 고, 저전력 시스템을 control하고 Cavity간의 위상을 맞추어 주어야 한다. 또한 이모든 system은 computer control 및 manual control이 가능해야 하고, 고압(-50KV), 고전류(-15A)가 사용되고 또한 Cavity 자체가 전체 저장링의 진공 시스템을 파괴할 수도 있으므로 이에 대한 초고속의 안전 relay 시스템도 설치되어야 한다. 충분한 빔의 수명을 위한 최대전얍은 1.5MV 내지 2.3MV로서 3개 또는 4개의 Cavity가 필요하고, 필요전력은 최소 171KW에서 최대 512KW까지임을 보여주었다. 여러가지 가능한 layout에서 PLS에 적합한 구조를 선택하였으며 기존 가속기들에 사용된 기술수준을 능가하는 특별한 요구사항은 없음을 보여주었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 B
• /
• pp.788-790
• /
• 1999

고주파 열처리 유도로의 설계에서 품질의 향상을 위하여 인버터의 고주파 기술이 요구되고 있다. 본 연구에서는 고주파 유도가열 장치의 대용량, 고주파 화를 실현하기 위하여 회로 설계 기술과 제어방식을 제안하였다. 부하 공진 인버터는 H형 전-브리지로 구성하고 각 암 당 IGBT를 2병렬로 조합하여 구성하고 부하는 직병렬 공진회로로 구성한다. 스위칭 동작은 8개의 IGBT중 각 암 당 2개씩 순차제어하여 고속 대용량의 고주파 전력을 출력시킨다. 또한 스위칭은 스위치 턴온 오프시에 스위칭 손실을 줄이기 위해 ZVS기법을 도입한다. 제어는 고정주파수 PWM제어를 하여 전력변환 효율을 극대화한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 춘계학술대회
• /
• pp.765-767
• /
• 2014

본 논문에서는 단거리 레이더용 차량 추돌 방지 24-GHz CMOS 고주파 전력 증폭기 (RF Power Amplifier)를 제안한다. 이러한 회로는 class-A 모드 증폭기로서 단간 (inter-stages) 공액 정합 (conjugate matching) 회로를 가진 공통-소스 단으로 구성되어 있다. 칩 면적을 줄이기 위해 실제 인덕터 대신 전송선(Transmission Line)을 이용하였다. 제안한 회로는 TSMC $0.13{\mu}m$ 혼성 신호/고주파 CMOS 공정 ($f_T/f_{MAX}=120/140GHz$)으로 설계하였다. 설계한 CMOS 고주파 전력 증폭기는 최근 발표된 연구결과에 비해 약 22dB의 높은 전력이득 및 7.1%의 높은 PAE 특성을 보였다.

• 마이크로전자및패키징학회지
• /
• 제9권1호
• /
• pp.1-7
• /
• 2002

본 연구에서는 이동통신 시스템의 키부품으로 필수적인 멀티미디어용 고주파 Active Filter 및 초소형 설계기술(SMD타입)을 개발하였으며, 멀티미디어 고주파 능동필터의 카오프 주파수는 2.5 mHz, 이득은100 kHz에서 0.5d B, 통과대역 리플은 100 kHz에서 2 MHz까지 최고1.2dB, GDT는 100 kHz에서 2.0 MHz까지 최고 60 nsec이며, 감쇄는 3.7 MHz에서 최소 40dB임.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 춘계학술대회
• /
• pp.713-715
• /
• 2012

본 논문은 24GHz 차량 추돌 예방 레이더 시스템-온-칩을 위한 입력 임피던스, 전압이득 및 잡음지수를 자동으로 측정할 수 있는 새로운 형태의 고주파 자체 내부검사(BIST, Built-In Self-Test) 회로를 제안한다. 이러한 BIST 회로는 TSMC $0.13{\mu}m$ 혼성신호/고주파 CMOS 공정 ($f_T/f_{MAX}$=140/120GHz)으로 설계되어 있다. 알고리즘은 LabVIEW로 구현되어 있다. BIST 알고리즘은 입력 임피던스 정합과 출력 직류 전압 측정원리를 이용한다. 본 논문에서 제안하는 방법은 자동으로 쉽게 고주파 회로의 성능변수를 측정할 수 있기 때문에 시스템-온-칩의 저가 성능 검사의 대안이 될 것으로 기대한다.

• 한국정보통신학회논문지
• /
• 제8권2호
• /
• pp.449-455
• /
• 2004

본 논문에서는 입력 정합(input matching) BIST(Built-In Self-Test, 자체내부검사) 회로를 이용한 RF front end(고주파 전단부)의 새로운 결함 검사방법을 제안한다. 자체내부검사 회로를 가진 고주파 전단부는 1.8GHz LNA(Low Noise Amplifier, 저 잡음 증폭기)와 이중 대칭 구조의 Gilbert 셀 믹서로 구성되어 있으며, TSMC 40.25{\mu}m$ CMOS 기술을 이용하여 설계되었다. catastrophic 결함(거폭 결함) 및 parametric 변동 (미세 결함)을 가진 고주파 전단부와 결함을 갖지 않은 고주파 전단부를 판별하기 위해 고주파 전단부의 입력 전압특성을 조사하였다. 본 검사방법에서는 DUT(Device Under Test, 검사대상이 되는 소자)와 자체내부검사회로가 동일한 칩 상에 설계되어 있기 때문에 측정할 때 단지 디지털 전압계와 고주파 전압 발생기만 필요하며, 측정이 간단하고 비용이 저렴하다는 장점이 있다.

• 대한전자공학회논문지TC
• /
• 제42권6호
• /
• pp.1-8
• /
• 2005

본 논문에서는 1.8GHz 고주파 수신기 전단부의 결함 검사를 위한 새로운 저가의 BIST 회로(자체내부검사회로) 및 설계기술을 제안한다. 이 기술은 입력 임피던스 매칭 측정 방법을 이용한다. BIST 블록과 고주파 수신기의 전단부는 0.25m CMOS 기술을 이용하여 단일 칩 위에 설계되었다. 이 기술은 측정이 간단하고 비용이 저렴하며, BIST 회로가 차지하는 면적은 고주파 전단부가 차지하는 전체면적의 약 $10\%$에 불과하다.