• Proceedings of the KIEE Conference
• /
• 2005.11b
• /
• pp.249-251
• /
• 2005

전력 산업구조개편으로 인하여 전력회사의 민영화가 진행됨에 따라 전력회사에서는 한정된 예산으로 배전계통을 운영함으로써 유지보수를 위한 충분한 여유가 없어지게 될 것이다. 이러한 환경에서 한정된 비용으로 계통의 신뢰도를 일정 수준 이상으로 유지해야만 하는 문제에 직면하게 되며, 이는 매우 어려운 일이다. 이를 위해서는 최소의 비용으로 최대의 유지보수 효과를 낼 수 있는 방법을 개발해야 하며, 최적의 유지보수 주기를 찾는 것이 중요한 문제라 할 수 있다. 본 논문에서는 이런 문제론 해결하기 위해, 유지보수 기기 선정 및 유지보수 주기를 결정하는데 있어 검증된 기법인 Reliability Centered Maintenance (RCM) 기법을 이용하였다. 배전계통 기기의 유지보수에 있어서 Four-state Markov 모델을 이용하여 기기의 유지보수에 드는 비용과 기기의 고장에 의한 정전비용 사이의 trade-off를 고려하여 총 비용이 최소가 되는 최적의 유지보수 주기를 찾고자 한다. 이를 위하여 기존의 모델에서 평균고장률(mean failure rate)을 사용한 것과는 달리 시변 고장률(time-varying failure rate)을 적용하였으며, 또한 유지보수에 따른 고장률의 감소도 고려함으로써 최적의 유지보수 주기를 결정할 수 있었다.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.5
• /
• pp.1225-1233
• /
• 1998

An important issue for software developers is to determine when to stop testing the software system and release it to users. Generally the release time is specified by the number of detected faults or the testing time needed to meet the reliability requirement. Software reliability directly depends on the number of remaining or corrected faults. All the detected faults are not always corrected under imperfect debugging environment. We therefore need a new approach to software release policy for imperfect debugging. This paper suggests a software release policy, which guarantees that the reliability requirement has been achieved. The suggested policy is then implemented and illustrated for specific SRGMs.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06c
• /
• pp.88-91
• /
• 2011

NAND 플래시 메모리는 저전력과 빠른 접근 속도의 특징 때문에 차세대 저장장치로 주목 받고 있다. 특히 플래시 메모리로 만들어진 SSD(solid state disk)는 인터페이스가 기존의 하드디스크와 동일하고 대용량화 되고 있기 때문에 가까운 미래에 다양한 저장시스템의 저장장치로 사용될 것으로 예상된다. 그러나 NAND 플래시메모리 기반 저장장치는 쓰기 전 소거 구조와 같은 독특한 하드웨어 특징을 가지고 있기 때문에 특정 지역에 반복적인 쓰기 요청을 발생하는 B트리를 구축하는 것은 심각한 성능저하를 야기 할 것이다. 이러한 문제를 해결하기 위해 버퍼를 이용하여 B트리 구축 성능을 개선한 방법들이 제안되었다. 그러나 이러한 기법들은 갑작스러운 전원 차단 시 버퍼에 유지하고 있던 데이터를 모두 유실하기 때문에 고장회복을 위한 추가적인 방법이 필요하다. 따라서 본 논문에서는 버퍼를 이용한 방법 중 IBSF기법을 기반으로 NAND 플래시 메모리 기반 저장장치에서 고성능의B트리 구축 방법뿐만 아니라 전원 차단시 효율적인 고장회복을 할 수 있는 기법을 제안한다. 본 논문에서 제안하는 기법은 B트리 변경시 변경 된 정보를 로그에 저장하여 관리한다. 또한 루트노드가 변경될 때 검사점(checkpoint)을 수행한다. 마지막으로 다양한 실험을 통하여 본 논문의 고장회복 성능을 보여준다.

• Proceedings of the KIEE Conference
• /
• 2000.07d
• /
• pp.2962-2964
• /
• 2000

최근 웹의 사용이 일반화되면서 인터넷의 사용자가 급속히 증가하고 있어서. 기존의 단일 웹서버 방식에서는 막대한 접속 트래픽의 수용과 유연한 시스템 확장 등의 문제점이 예상되고 있다. 이와 함께 business-critical한 작업의 경우, 웹서버의 안정성 및 가용성 문제가 가장 중요한 문제로 지적되고 있어서 이러한 문제를 해결할 수 있는 웹전용 서버를 개발이 절대적으로 필요하다. 본 연구에서는 이를 위해. 급격한 트래픽 변화의 수용 및 웹서버의 확장성이 용이한 가상머신 개념과 고신뢰성의 시스템 운영을 위한 고장포용(fault-tolerant)기법을 적용하여 클러스터링 웹전용 서버를 구축하고, 특히 클러스터 웹서버의 부하를 분배해주는 로드밸런서의 고가용성 보장을 위해 heartbeat, fake, mon등의 기법을 이용하여 백업(backup)을 구현한다. 또한 구현된 시스템의 고성능 및 고가용성을 극대화하고. 시스템의 고장시 데이터 손실의 최소화와 이의 복구를 위해 고장 검출 및 진단 기법에 대한 방안을 제시한다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.27 no.11
• /
• pp.42-48
• /
• 1990

In this paper robust test generation for stuck-open faults in CMOS circuits is proposed. By obtaining initialization patterns and test patterns using the relationship of bit position and Hamming weight among input vectors for CMOS circuit test generation time for stuck-open faults can be reduced, and the problem of input transition skew which make fault detection difficult is solved, and the number of test sequences are minimized. Also the number of test sequences is reduced by arranging test sequences using Hamming distance between initialization patterns and test patterns for circuit.

• Proceedings of the KAIS Fall Conference
• /
• 2004.06a
• /
• pp.82-85
• /
• 2004

EPDM 봉인물질을 가진 SOV의 작동실패 사례 및 원인을 분석해보면 많은 SOV 고장(SOV failures)은 결국 EPDM 봉인물질이 원인인 것으로 나타났다. SOV 고장은 SOV가 그것의 설계 범위를 초과하는 주위 온도(ambient temperature)에 노출되어 있었기 때문에 발생되었다. 그러한 SOV 고장은 증기누설, 주위 온도의 부정확한 평가 등의 원인에 의해 발생되었다. 또한 SOV 고장은 연속적인 coil의 여기시 발생하는 가열(heatup from energization)로 인해 수명이 단축되는 영향이 서비스 수명 기간에 적절하게 포함되지 않았기 때문에 발생되었다 많은 발전소 운용자는 이러한 사실을 알고 있지 못하였으며 결과적으로 서비스 수명 기간이 과도 예측되는 결과가 초래되었다 SOV의 또 다른 연성(Soft) 봉인물질로, 열저항 특성이 EPDM에 비해 약 $50^{\circ}C$ 정도 우수한 Viton 봉인물질에 대한 특성이 제시되었다. 더불어 현재 많은 국외 솔레노이드구동밸브 전문 생산업체들이 Viton 재료를 옵션으로 채택하고 있는 추세이다. 그러나 고온주변에서 지속적으로 노출되어 있는 환경에서 Viton이 EPDM의 문제점을 어느 정도 해결할 수 있는 지의 여부는 현재 결론 내리기 어려울 것으로 판단되며, 향후 이를 채택한 SOV의 운전경험을 계속 주시할 필요가 있을 것으로 판단된다.

• The Journal of the Korea Contents Association
• /
• v.6 no.6
• /
• pp.9-15
• /
• 2006

To obtain realistic composite performance and availability measures, one should consider performance changes that are associated with failure recovery behavior. In this paper we address two modeling approaches, exact composite and approximate, and develop SRN models for these approaches. The former approach is to combine the performance and availability models and yields accurate results but generally faces largeness problem. To avoid the problem, the two level hierarchical model is developed. The upper level model describes the failure and repair behavior of the system and the lower level captures the pure performance aspect of the system, channel allocation and service. It models guard channel and preemptive handoff scheme. As numerical results, blocking and dropping probabilities are given for new call and handoff call, respectively.

• Journal of Korea Multimedia Society
• /
• v.10 no.10
• /
• pp.1260-1270
• /
• 2007

Testing and diagnosis of analog circuits(or mixed-signal circuits) continue to be a hard task for test engineers and efficient test methodologies to solve these problems are needed. This paper proposes a novel analog circuits test technique using time slot specification (TSS) based built-in current sensors (BICS). A technique for location of a fault site and separation of fault type based on TSS is also presented. The proposed built-in current sensors and TSS technique has high testability, fault coverage and a capability to diagnose catastrophic faults and parametric faults in analog circuits. In order to reduce time complexity of test point insertion procedure, external output and power nodes are used for test points and the current sensors are implemented in the automatic test equipment(ATE). The digital output of BICS can be easily combined with built-in digital test modules for analog IC test.

• The Transactions of the Korea Information Processing Society
• /
• v.4 no.1
• /
• pp.311-323
• /
• 1997

This paper presents a fast fault simulation system for detecting stuck-at faults in mixed-level combinational logic circuits with gale level and switch -level primitives. For a practical fault simulator, the types are not restricted to static switch-level and/or gate-level circuits, but include dynamic switch-level circuits. To efficiently handle the multiple signal contention problems at wired logic elements, we propose a six-valued logic system and its logic calculus which are used together with signal strength information. As a basic algorithm for the fault simulation process, a well -known gate-level parallel pattern single fault propagation(PPSFP) technique is extended to switch-level circuits in order to handle pass-transistor circuits and precharged logic circuits as well as static CMOS circuits. Finally, we demonstrate the efficiency of our system through the experimental results for switch-level ISCAS85 benchmark combinational circuits and various industrial mixed-level circuits.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.21 no.7
• /
• pp.75-83
• /
• 2007

IEC code based decision nile have been widely applied to detect incipient faults in power transformers. However, this method has a drawback to achieve the diagnosis with accuracy without experienced experts. In order to resolve this problem, we propose an artificial diagnosis algorithm to detect faults of power transformers using Self-Organizing Feature Map(SOM). The proposed method has two stages such as model construction and diagnostic procedure. First, faulty model is constructed by feature maps obtained by unsupervised learning for training data. And then, diagnosis is performed by compare feature map with it obtained for test data. Also the proposed method usぉms the possibility and degree of aging as well as the fault occurred in transformer by clustering and distance measure schemes. To demonstrate the validity of proposed method, various experiments are unformed and their results are presented.