• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.44 no.7 s.361
• /
• pp.112-121
• /
• 2007

In this paper, we propose a new checkpointing strategy for dual modular redundancy real-time systems. For every checkpoints the execution results from two processors, and the result saved in the previous checkpoint are compared to detect faults. We devised an operation algorithm in chectpoints to recover from transient faults as well as permanent faults. We also develop a Markov model for the optimization of the proposed checkpointing strategy. The probability of successful task execution within its deadline is derived from the Markov model. The optimal number of checkpoints is the checkpoints which makes the successful probability maximum.

• Proceedings of the KIEE Conference
• /
• 1999.07g
• /
• pp.2836-2838
• /
• 1999

고신뢰도의 요구를 보장하는 병렬 구조의 분산시스템의 사용이 증가함에 따라 네트워크 상에서 메시지전달을 방해하는 요소고장의 영향을 최소화시킬 수 있는 고장포용 라우팅에 대한 중요성이 부각되고 있다. 그러나, 네트워크의 복잡한 환경 때문에 요소고장을 극복하기 위한 고장포용 라우팅 알고리즘의 설계는 쉬운 일이 아니다. 본 논문에서는 2차원 메쉬 네트워크에 적용되는 최적의 고장포용 라우팅 알고리즘을 설계하기 위하여 관련 응용분야에서 그 유용성이 검증된 유전 알고리즘을 이용한다. 제안된 알고리즘은 wormhole 라우팅 방식을 사용하며, 교착상태를 없애기 위하여 하나의 물리적 채널을 공유하는 4개의 가상채널을 사용한다. 마지막으로, 시뮬레이션을 통하여 제안된 알고리즘이 기존의 다른 고장포용 라우팅 알고리즘보다 우수함을 증명한다.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.17 no.3
• /
• pp.399-408
• /
• 2022

This paper proposes a corrective control system to achieve fault-tolerant control for input/output asynchronous sequential circuits vulnerable to transient faults violating fundamental mode operations. To overcome non-fundamental mode faults occurring in transient transitions of asynchronous sequential circuits, it is necessary to determine the end of unauthorized state transitions caused by the faults and to stably take the circuit from the faulty state to a desired state that is output equivalent with the normal next stable state. We address the existence condition for a proper output-feedback corrective controller that achieves fault diagnosis and fault-tolerant control for these non-fundamental mode faults. The corrective controller and asynchronous sequential circuit are implemented on field-programming gate array to demonstrate the synthesis procedure and applicability of the proposed control scheme.

• Journal of IKEEE
• /
• v.24 no.3
• /
• pp.727-734
• /
• 2020

Fault tolerant corrective control for asynchronous sequential machines (ASMs) with transient faults is discussed in this paper. The considered ASM is vulnerable to a kind of faults whose manifestation may arise during transient transitions of the ASM, leading to transient faults occurring in non-fundamental mode. To overcome adverse effects caused by these faults, we present a novel corrective control scheme that can detect and tolerate transient faults in non-fundamental mode. The existence condition and design algorithm for an appropriate fault tolerant controller is addressed in the framework of corrective control theory. The applicability of the proposed control methodology is demonstrated in the FPGA experiment.

• The Journal of the Korea Contents Association
• /
• v.9 no.8
• /
• pp.91-98
• /
• 2009

This paper presents a solution to error avalanche of deciphering where radio noise brings random bit errors in encrypted image data under ubiquitous environment. The image capturing module is to be made comprising data compression and encryption features to reduce data traffic volume and to protect privacy. Block cipher algorithms may experience error avalanche: multiple pixel defects due to single bit error in an encrypted message. The new fault tolerant scheme addresses error avalanche effect exploiting a three-dimensional data shuffling process, which disperses error bits on many frames resulting in sparsely isolated errors. Averaging or majority voting with neighboring pixels can tolerate prominent pixel defects without increase in data volume due to error correction. This scheme has 33% lower data traffic load with respect to the conventional Hamming code based approach.

• Proceedings of the Korean Nuclear Society Conference
• /
• 1996.05b
• /
• pp.570-575
• /
• 1996

1단계 확률론적 안전성 평가 (Level 1 Probabilistic Safety Assessment, PSA)를 수행할 때 나타나는 보조계통 고장 수목간의 순환 논리는 사고 경위 정량화를 위하여 해결되어야만 한다. 기존의 PSA에서는 이를 위하여 별도의 고장 수목을 다시 작성하였으나, 이 방법을 사용하기 위하여서는 보조계통 간의 관계를 검토하여야 하며, 이에 따른 별도의 고장 수목을 작성하여야 하는 등 추가적인 작업이 요구된다. 또한 기존 방법은 일부 최소 단절군이 생성되지 않는 약점을 갖고 있다. 이에 따라 한국원자력연구소에서는 해석적으로 순환 논리를 푸는 방법을 개발하였으며, 이를 PSA용 코드인 KIRAP 코드에 구축하였다. 이에 따라 기존 방법의 약점을 극복하고 고장 수목간의 순환 논리를 자동으로 풀 수 있게 되었다. 본 논문에서는 개발된 해석적 방법을 설명하며, 또한 이 방법을 실제 PSA에 적용하며 나타난 여러 현상에 대하여 살펴본다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2002.04b
• /
• pp.1619-1622
• /
• 2002

최근에 생산되는 디지털 VLSI칩들은 그 집적도가 계속 높아지고 있으며, 이러한 칩들을 장착한 보드의 경우도 그 복잡성이 점차 높아지고 있다. 이에 따라 칩 및 보드에 대한 철저한 테스트 과정이 요구된다. 지금까지 보드 테스트 방법으로 널리 쓰였던 ICT(In-Circuit Test)는 칩의 고집적화에 따른 핀 간격의 조밀화와 SMT(Surface Mount Technology), BGA(Ball Grid Array), MCM(Multi Chip Module) 등의 새로운 패키징 방식의 등장에 따라 테스트 방법으로의 한계성을 드러내고 있다. 이에 대한 대안으로 등장한 IEEE Std 1149.1 은 ICT의 한계성을 극복할 수 있는 기술일 뿐 아니라 여러 가지 장점을 가지고 있으며 그 활용 분야도 다양하다. 본 논문에서는 IEEE Std 1149.1에 따라 설계된 보드 상에서 발생 가능한 고장들에 대한 고장 모델을 제시한다. 또한 각 고장 모델들의 양상과 진단 기법을 제시한다. 이를 통해 IEEE Std 1149.1에 따라 설계된 보드 상에서 발생한 고장들을 검출할 수 있으며, 고장의 종류 및 성격, 그리고 고장의 발생 위치 등의 정보를 얻을 수 있다. IEEE Std 1149.1에 따른 보드 설계가 보드의 신뢰성 보장에 긴요함을 인식하는 계기가 되기를 기대하며 제시된 고장 모델 및 진단 기법이 기술적으로 중요한 참고자료가 되기를 기대한다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.29 no.4
• /
• pp.176-184
• /
• 2002

We provide a checkpointing framework reflecting both the timeliness and the dependability in order to make checkpointing applicable to dependable real-time systems. The predictability of real-time tasks with checkpointing is guaranteed by the worst case execution time (WCET) based on the allocated number of checkpoints and the permissible number of failures. The permissible number of failures is derived from fault tolerance requirements, thus guaranteeing the dependability of tasks. Using the WCET and the permissible number of failures of tasks, we develop an algorithm that determines the minimum number of checkpoints allocated to each task in order to guarantee the schedulability of a task set. Since the framework is based on the amount of time redundancy caused by checkpointing, it can be extended to other time redundancy techniques.

• Proceedings of the Korea Inteligent Information System Society Conference
• /
• 2000.04a
• /
• pp.427-434
• /
• 2000

사례기반 추론은 사후학습기법이기 때문에, 사례베이스의 크기가 커지면 추론의 수행시간이 증가하여 전체적인 성능을 저하시킨다. 본 연구에서는 이러한 단점을 극복하기 위하여 사례기반 시스템의 구현에 앞서 사례들이 저장되어 있는 사례베이스를 클러스터링 하였다. 클러스터링에 사용한 기법은 부분적 매칭에 의한 유사도를 기준으로 클러스터링을 하는 사례기반 클러스터링 기법이다. 도출된 클러스터 각각에 대해 가장 적합한 사례기반 시스템을 구축하여 고장진단의 분야에 적용하였다. 즉, 새로운 고장 사례가 입력되었을 때에 본 연구에서 구축된 시스템에서는 먼저 해당 클러스터를 판별한 후 그 클러스터에 적합한 사례기반 시스템으로 고장진단을 하게 되는 것이다. 그 결과, 하나의 사례기반 시스템을 구축하였을 때보다 수행시간이 감소하였으며, 적중률도 향상되었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2003.11a
• /
• pp.397-400
• /
• 2003

TMR(Triple Modular redundancy)은 공간여분(W/H 및 S/W)을 정적으로 활용하는 가장 간단한 구조를 지닌 대표적인 고장포용 기법중의 하나이다. TMR 구조 고장시 TMR 시스템 고장복구를 위해 잘못된 결과를 가지고 있는 프로그램의 일부분을 재실행 또는 프로그래밍 전체를 재시작하는 기법을 적용하는 것은 일반적으로 상당한 시간을 필요로 한다. 이러한 단점을 극복하기 위해 본 논문에서는 TMR 고장을 효과적으로 복구하기 위해 또 다른 형태의 시간여분 기법인 rollback과 rol1-forward 기법에 checkpoint들을 적용하여 처리하는 시간 및 공간여분을 혼용하는 기법을 제안하였다.