• 제목/요약/키워드: 고속 회로

검색결과 1,943건 처리시간 0.046초

고속 멱승을 위한 모듈라 곱셈기 회로 설계 (Circuit Design of Modular Multiplier for Fast Exponentiation)

  • 하재철;오중효;유기영;문상재
    • 한국정보보호학회:학술대회논문집
    • /
    • 한국정보보호학회 1997년도 종합학술발표회논문집
    • /
    • pp.221-231
    • /
    • 1997
  • 본 논문에서는 고속 멱승을 위한 모듈라 곱셈기를 시스토릭 어레이로 설계한다. Montgomery 알고리듬 및 시스토릭 어레이 구조를 분석하고 공통 피승수 곱셈 개념을 사용한 변형된 Montgomery 알고리듬에 대해 시스토릭 어레이 곱셈기를 설계한다. 제안 곱셈기는 각 처리기 내부 연산을 병렬화 할 수 있고 연산 자체도 간단화 할 수 있어 시스토릭 어레이 하드웨어 구현에 유리하며 기존의 곱셈기를 사용하는 것보다 멱승 전체의 계산을 약 0.4배내지 0.6배로 감소시킬 수 있다.

  • PDF

UWB 기반 반도체 IC 기술

  • 조삼구;서경학
    • 한국전자파학회지:전자파기술
    • /
    • 제13권3호
    • /
    • pp.33-42
    • /
    • 2002
  • 응용분야가 다양하고 고속 전송 및 노이즈 레벨의 주파수 대역에서 통신을 할 수 있는 UWB(Ultra Wide Band) 기술에 대한 관심이 증폭되고 있다. 울트라 쇼트 펄스파(ultra short pulse)에 정보를 실려 송수신하는 UWB 기술을 근거리 고속 통신이나 휴대용 단말기에 응용하고 저가격의 제품제작을 위하여 저전력 IC 개발은 핵심요소이다. 본 글에서는 UWB IC의 회로 구성 및 동작과 IC 개발업체의 현황을 논한다.

하트만 센서를 이용한 정밀 고속 파면측정 알고리즘에 관한 연구 (A Study on a Fast and High Precision Measuring Algorithm of Wavefront Using the Shack-Hartman Sensor)

  • 박승규;백성훈;서영석;김철중;박준식;나성웅
    • 한국광학회:학술대회논문집
    • /
    • 한국광학회 2002년도 하계학술발표회
    • /
    • pp.28-29
    • /
    • 2002
  • 하트만 센서를 이용한 파면 왜곡 측정에서 측정 정밀도와 측정 속도는 왜곡을 실시간으로 보정하고자 하는 적응광학 기술에서 중요한 요소이다. 파면왜곡을 측정하고 보정하는 실제 환경에서 적응광학장치는 전기적으로 안정된 시스템의 구성이 요구된다. 본 논문에서는 하트만 센서를 이용한 파면 측정과정에서 넓은 측정 범위를 가지면서도 고속 정밀한 파면 정보를 추출할 수 있는 알고리즘을 연구하였고 적응광학 부품들을 제어함에 있어 전기적으로 안정된 하드웨어 장치들을 구성하였다. (중략)

  • PDF

직렬입력-병렬출력 연결된 2-스위치 포워드 컨버터의 시간 영역 시뮬레이션을 위한 고속 분리 알고리즘 (A Fast-Decoupled Algorithm for Time-Domain Simulation of Input-Series-Output-Parallel Connected 2-Switch Forward Converter)

  • 김만고
    • 동력기계공학회지
    • /
    • 제6권3호
    • /
    • pp.64-70
    • /
    • 2002
  • A fast decoupled algorithm for time domain simulation of power electronics circuits is presented. The circuits can be arbitrarily configured and can incorporate feedback amplifier circuits. This simulation algorithm is performed for the input series output parallel connected 2 switch forward converter. Steady state and large signal transient responses due to a step load change are simulated. The simulation results are verified through experiments.

  • PDF

고속 연산을 위한 64bit 가산기의 설계 (Design of high speed 64bit adder)

  • 오재환;이영훈;김상수;상명희
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1998년도 하계종합학술대회논문집
    • /
    • pp.843-846
    • /
    • 1998
  • 산술연산을 수행하는 가산기는 ALU(arithmetic logic unit)의 성능을 좌우하는데 매우 중요한 역할을 하며, 어떠한 캐리 생성 방식을 사용하는냐에 따라 그 성능이 결정될 수 있다. RCA(Ripple carry adder)는 간단하고, 쉬운 설게로 널리 사용되자만, 캐리의 전파지연 문제로 인해 고속의 가산기 응용에의 부적합하다. 또한, CLA(carry lookahead adder)방식의 가산기는 캐리의 지연시간이 가산기의 단수와 무관하므로, 연산속도를 높일 수 있는 장점이 있지만 더하고자 하는 bit의 수가 클수록 회로가 매우 복잡해지는 큰 단점을 가지고 있다. 따라서, 본 논문에서는 간단하면서도 성능이 우수한 64bit 가산기를 설계하고 시뮬레이션을 통하여 설계된 회로의 우수성을 증명하였다.

  • PDF

고속 적외선 통신(IrDA)용 Transimpedance Amplifier 설계 (A Design of Transimpedance Amplifier for High Data Rate IrDA Application)

  • 조상익;황철종;황선영;임신일
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 II
    • /
    • pp.947-950
    • /
    • 2003
  • 본 논문에서는 고속 적외선 무선 데이터통신(IrDA) 에 사용되는 트랜스임피던스 증폭기(Transimpedance Amplifier)를 설계하였다. 트랜스임피던스 증폭기는 잡음을 최소화하기 위해 PMOS 차동 구조로 설계하였으며 입력과 출력의 피드백을 통해 주위의 빛에 의해 발생되는 photocurrent 에 의한 DC 옵셋을 제거하였다 또한 공통 게이트(CG)와 Regulated Cascode Circuit (RGC)을 추가하여 대역폭(Bandwidth)을 향상시켰다. 설계한 회로는 0.25 um CMOS 공정을 이용하였으며 트랜스임피던스 이득은 200 MHz의 대역폭에서 10 KΩ (80 dBΩ )이다. 전체 전력 소비는 18 mW이다.

  • PDF

고속 보정을 위한 적응광학시스템의 제어장치 개발 (Development of a Fast Control Device for an Adaptive Optics System)

  • 박승규;백성훈;김민석;서영석;유병덕;김철중;나성웅
    • 한국광학회:학술대회논문집
    • /
    • 한국광학회 2003년도 제14회 정기총회 및 03년 동계학술발표회
    • /
    • pp.106-107
    • /
    • 2003
  • 본 연구에서는 고속 보정이 가능한 적응광학 시스템의 제어장치를 개발하였다. 개발된 장치는 윈도우즈 환경의 개인용 컴퓨터 상에서 구성하였으며, 원거리에서도 유선을 이용하여 안정적으로 제어하기 위하여 통신방식에 기초하여 제어알고리즘을 구성하였다. 개발된 적응광학 시스템의 전체 구성도는 그림 1과 같으며, 윈도우즈 환경의 개인용 컴퓨터와 변형거울, 기울기거울, 하트만 센서 및 간섭계로 구성되어있다. (중략)

  • PDF

SLALOM을 이용한 전광 반 가산기 (All-optical Binary Half Adder Using SLALOM)

  • 김선호;이성철;박진우
    • 한국광학회:학술대회논문집
    • /
    • 한국광학회 2001년도 제12회 정기총회 및 01년도 동계학술발표회
    • /
    • pp.74-75
    • /
    • 2001
  • 현재의 통신망에서는 clock recovery, regeneration 등을 전기적으로 처리하고 있으나 처리속도의 한계가 있고, 미래의 초고속 네트웍은 이러한 전기적 신호처리의 속도한계를 극복하는 기술이 필요하다. 그러므로, 고속의 광교환과 광신호처리 등 광신호를 전기적으로 바꾸거나 제어하지 않고 전광으로 처리하는 기술에 대한 연구가 진행되고 있으며 이러한 전광신호 처리에 고속의 전광 논리소자가 요구된다. 초기의 전광 논리소자 연구에서는 AND, OR, NOR, XOR 등의 기본 논리 기능이 주로 구현되었으며 이를 활용하여 Shift Register, Binary counter, 전광 반가산기, 직/병렬 데이터 변환기와 같은 복합기능 논리소자의 구현 연구가 이루어지고 있다. (중략)

  • PDF