• Proceedings of the Korea Information Processing Society Conference
• /
• 2016.10a
• /
• pp.599-602
• /
• 2016

고속철도 산업의 핵심 요소 중 하나인 선로전환기는 열차의 진로를 제어해주는 부품으로, 해당 설비의 노후화를 조기에 탐지하여 적절한 시기에 선로전환기를 교체하는 것은 안정적인 철도운영에서 매우 중요하다. 본 논문에서는 선로전환기의 작동 시 발생하는 전류 신호를 이용하여 선로전환기의 노후화를 탐지하는 시스템을 제안한다. 제안하는 시스템은 선로전환기로부터 전류 신호를 취득한 후, 주파수 도메인의 특징인 SK값으로 변환하여 특징벡터를 추출하고, PCA를 이용하여 SK벡터의 차원 축소와 동시에 중요한 특징들만을 선택한다. 마지막으로, 선로전환기의 노후화를 탐지하는 문제를 이진 클래스 문제로 해석하여, 기계학습의 대표적 모델인 SVM을 이용하여 선로전환기의 노후화 여부를 탐지한다. 실제 국내에서 운행 중인 선로전환기의 전류 신호를 취득하여 실험한 결과, 선로전환기의 노후화 상황을 안정적으로 탐지함을 확인하였다.

• Journal of the Institute of Convergence Signal Processing
• /
• v.2 no.2
• /
• pp.55-61
• /
• 2001

In this paper, a synchronous reverse link DS-CDMA system with cdma2000 standard is simulated to analyze performance of system and to find the optimum power ratio between pilot channel and traffic channel. In the cdma2000 the pilot channel is used to estimate fading channel, in contract to IS-95 and it compensates phase variation of received signal due to channel environment. When the length of channel estimation is 31pcg symbols, we can find the optimum power ratio of pilot channel to traffic channel. And also we find Eb/No satisfying target FER when the power control is applied and analyze performance of system with multiuser transmission.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.30 no.3
• /
• pp.236-242
• /
• 2019

Ultra-wideband(UWB) is a technology that can transmit and receive signals at high speeds using a very short signal of wideband of several GHz, and has been recently used in the field of radar technology. Impulse radio(IR)-UWB radar is used in the field of motion recognition with high resolution. In this work, we studied motion recognition using IR-UWB radar. We constructed a development environment to acquire data about motion and implemented a signal processing algorithm for performance enhancement. Based on the signal processing result, the performance was verified through feature extraction and learning of motion.

• The Bulletin of The Korean Astronomical Society
• /
• v.37 no.2
• /
• pp.214.2-214.2
• /
• 2012

한국우주전파관측망(KVN) 4 주파수 동시관측시스템의 각 수신기에는 전파 신호를 디지털 신호로 바꾸는 샘플러가 있다. 이 장치는 전파 신호를 처리하는 중요한 구성으로서, 샘플러의 성능에 따라 관측의 품질에 영향을 준다. 이 구성 장비의 자체 제작 능력 및 기반 기술을 확보하여 효율적이고 양질의 관측이 이루어 질 수 있도록 할 필요가 있다. 본 연구에서는 KVN 샘플러의 국산화를 위하여, GHz 샘플러 Proto-Type을 설계하고 제작하였다. 이는 KVN 확대 사업 수행 시 시스템 자체 개발 능력을 키우고, 고속 거대 전파 관측 시스템을 구축하는 국제 공동 연구에 기술 참여를 하며, 차세대 우주 탐사 지원을 위한 기술 토대가 될 것이다. 이에 그 내용을 소개하고자 한다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.3 no.3
• /
• pp.501-507
• /
• 1999

At the mobile unit for adaptation the propagation environment, it is necessity to adapt very fast the weight coefficient vector of adaptive array antenna In this paper, for the BPSK and BFSK signals with S/I=2, S/N=10 subband adaptive array signal processing method to the linear array antenna using the LMS & the Kalman filter algorithm is proposed. For the 4 elements equidistance linear array antenna systems LMS and Kalman algorithms with subband adaptive instruction principles using the subband signal processing method are adopted and the computer simulation results to the constant amplitude envelope signals such as BPSK or BFSK can be seen that the convergence characteristics of directional patterns and the signal following characteristics are more fast and stable.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2009.11a
• /
• pp.561-562
• /
• 2009

On-body WBAN 시스템은 저속 생체 정보 전달과 고속 멀티미디어 통신을 모두 지원할 수 있는 시스템 구조를 가져야 한다. 게다가 WBAN 시스템의 특성상 최대한 저전력 구현이 가능한 시스템 설계가 수반되어야 한다. 본 논문에서는 UWB를 이용하여 다중 속도 지원이 가능한 On-body WBAN 시스템 구조를 제안한다. 제안된 시스템은 Block-Coded Group PPM 변조 기법을 사용하여 데이터 신뢰도를 높일 수 있다.

• Journal of the Korea Society of Computer and Information
• /
• v.12 no.1 s.45
• /
• pp.155-160
• /
• 2007

Because output of multi-code CDMA system adapted high speed data transmission becoming multi-level system use linear amplifier in output stage and complex output signal. Therefore, Multi-Code CDMA system has shortcoming of high price, high complexity etc.. Binary CDMA technology that allow fetters in existing CDMA technology to supplement this shortcoming proposed. In binary CDMA system When correlator process high speed data, bottle-neck phenomenon is happened on synchronization acquisition process, it is very important parameter. Because existent correlator must there be advantage that power consumption is small but flow addition of several stages to receive correlation's value, the processing speed has disadvantage because the operation amount is much. Therefore in this paper, proposed correlator has characteristic such as data is able to high speed processing, chip area is independent and power consumption is constant in structure in binary CDMA system.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.53 no.3
• /
• pp.46-55
• /
• 2016

This work proposes a 13b 100MS/s 45nm CMOS ADC with a high dynamic performance for IF-domain high-speed signal processing systems based on a four-step pipeline architecture to optimize operating specifications. The SHA employs a wideband high-speed sampling network properly to process high-frequency input signals exceeding a sampling frequency. The SHA and MDACs adopt a two-stage amplifier with a gain-boosting technique to obtain the required high DC gain and the wide signal-swing range, while the amplifier and bias circuits use the same unit-size devices repeatedly to minimize device mismatch. Furthermore, a separate analog power supply voltage for on-chip current and voltage references minimizes performance degradation caused by the undesired noise and interference from adjacent functional blocks during high-speed operation. The proposed ADC occupies an active die area of $0.70mm^2$, based on various process-insensitive layout techniques to minimize the physical process imperfection effects. The prototype ADC in a 45nm CMOS demonstrates a measured DNL and INL within 0.77LSB and 1.57LSB, with a maximum SNDR and SFDR of 64.2dB and 78.4dB at 100MS/s, respectively. The ADC is implemented with long-channel devices rather than minimum channel-length devices available in this CMOS technology to process a wide input range of $2.0V_{PP}$ for the required system and to obtain a high dynamic performance at IF-domain input signal bands. The ADC consumes 425.0mW with a single analog voltage of 2.5V and two digital voltages of 2.5V and 1.1V.

• The KIPS Transactions:PartC
• /
• v.8C no.4
• /
• pp.421-428
• /
• 2001

위성통신 시스템은 기존의 지상망이나 광 케이블 기술에 비해 통신 대역폭의 유연성과 다중 접속 능력, 이동 통신, 광역성, 멀티포인트 및 브로드캐스팅 등의 고유의 특징으로 인해 초 고속 정보 통신망 구축에 중요한 역할을 할 것이다. 또한 위성통신은 앞으로 도래할 브로드 캐스팅 및 멀티미디어 서비스 등의 통신환경을 지원하며, 지상중계망의 장애 및 트래픽 폭 주시에 대체경로를 제공함으로써 지상망 중심으로 진화·발전되어 온 B-ISDN망과 상호 보 완적인 보완망으로서의 역할을 수행할 것이다. 따라서 지상 B-ISDN과 위성망의 통합은 지 상망의 효율성고 안정성을 향상시킬 수 있을 뿐만 아니라 국가의 모든 통신망을 하나의 정 보 통신망으로 구성하여 국가의 정보를 효율적으로 이용, 관리 및 운용할 수 있기 때문에 위성망과 B-ISDN간의 연동에 대한 연구는 필수적이다. 본 논문에서는 OBP(On-Board Processing) 탑재 위성 B-ISDN 중계망의 호 처리 절차 연구를 수행하는 것으로서, 위성 B-ISDN 구조와 각 지구국별 신호 기능 및 B-ISDN 신호 시스템인 DSS2(Digital Subscriber Signalling No.2) 계층 3 신호 프로토콜, B-ISUP(B-ISDN User Part) 프로토콜, S-BISUP(Satellite BISUP) 프로토콜의 구조를 분석하였다. 또한 점-대-다지점 연결을 위한 B-ISDN의 연결과 소유권 및 각각의 프로토콜에 대한 메시지와 프리미티브를 정의하여, 이 를 토대로 OBP 탑재 위성 B-ISDN 중계망 연동을 위한 기본 호 처리 절차를 설계 및 검증 하고, 이를 구현하였다.

• Proceedings of the KIEE Conference
• /
• 2003.11c
• /
• pp.971-974
• /
• 2003

본 논문은 DC Motor의 속도 제어를 위해서는 속도를 결정해주는 PWM 출력과 Motor의 속도를 측정할 수 있는 고속카운터가 필요하며 설정한 값과 실제 출력되는 값을 동일하게 만들어주는 제어부분을 구현하여야 하며 시스템을 구성하기 위한 주변 I/O도 구성되어야 한다. 기존 마이크로프로세서로 구현을 하게 되면 PWM 출력과 제어 알고리즘에 대한 연산 및 주변 I/O에 대한 구현이 용이하겠지만 DC Motor의 Encoder에서 나오는 신호를 카운터하기에는 부족한 측면이 많으며 마이크로프로세서의 연산처리 과정에 따라 제어 알고리즘 연산에 소비되는 시간도 FPGA로 구현한 시스템보단 상대적으로 여유가 없다. 본 논문에서는 FPGA만을 이용하여 PWM, HSC, PID, 주변 I/O등을 하나의 Chip에 System On Chip화함으로 실제 시스템에 적용할 때 제어시스템의 소형화와 제어대상을 고속의 정확성있는 제어시스템을 연구 하였다.