• Title/Summary/Keyword: 고속설계시스템

Search Result 1,218, Processing Time 0.03 seconds

Addition of External Inductor for Reduction of current Ripple in High-speed small PMSM Drive system (고속 소형 PMSM 구동장치의 전류 리플 저감을 위한 인덕터 추가 기법)

  • Park, Jaesung;Park, Sangwook;Jeon, Geumsang;Ahn, Heewook
    • Proceedings of the KIPE Conference
    • /
    • 2012.11a
    • /
    • pp.215-216
    • /
    • 2012
  • 본 논문은 고속 소형 PMSM을 벡터제어 방식으로 구동하는 장치에서 전류 리플을 저감하기 위한 방법으로서 외부 인덕터를 추가하는 기법을 다룬다. 고속 소형 PMSM은 설계 특성상 인덕턴스가 매우 작기 때문에 전류 리플이 크게 나타나는데, 이오 인해 전동기 코어에서의 히스테리시스 손실이 증가하고 제어 시스템이 불안정하게 된다. 이 문제를 해결하면서도 벡터제어를 용이하게 할 수 있도록 인덕터를 추가하는 기법을 검토하고, 적절한 외부 인덕턴스 값을 정량적으로 결정하는 방법을 제안한다. 100 W급 50,000 rpm의 PMSM 시스템에 대하여 시뮬레이션을 실시하여 제안된 기법의 타당성을 확인한다.

  • PDF

Parallel Processing Method on CPU for Image Processing on Mobile Heterogeneous Computing System (모바일 이기종 컴퓨팅 시스템에서 영상처리 고속화를 위한 CPU측 병렬처리 방법)

  • Beak, Aram;Choi, Haechul
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 2015.07a
    • /
    • pp.181-182
    • /
    • 2015
  • 모바일 기기의 보급률과 성능이 급속도로 성장하면서 모바일 기기에서의 비디오 소비 또한 크게 증가하였다. 하지만, 전력과 공간을 줄이기 위해 설계된 모바일 플랫폼은 데스크톱 플랫폼과 비교하여 성능의 한계가 존재한다. 따라서 대용량 비디오 처리를 위해 SIMD 아키텍쳐를 이용하는 임베디드 GPU를 활용하여 이와 같은 한계를 극복하기 위한 고속화 연구가 많이 진행되고 있다. 저장된 데이터를 활용하는 영상처리는 GPU 뿐만 아니라 CPU가 반드시 함께 이용되어야 하며, 모바일 환경에서의 이기종 컴퓨팅 시스템은 프로세서 사이의 낮은 전송속도와 이로 인한 대기시간, 모바일 운영체제가 지원하는 데이터 형태의 필수적인 사용 등의 구조적 단점이 존재한다. 본 논문에서는 임베디드 GPU를 활용한 영상처리 고속화를 위해 임베디드 CPU측에서 병렬처리를 이용하여 앞서 설명한 단점들을 극복하고 실험결과로 모바일 이기종 컴퓨팅 구조에서 임베디드 CPU 활용이 전체적인 연산 효율을 증가시키는 결과를 보였다.

  • PDF

비구면 마이크로 렌즈 가공 시스템의 기술개발 동향

  • 백승엽;이해동;김성철;이은상
    • Proceedings of the Korean Society of Precision Engineering Conference
    • /
    • 2004.05a
    • /
    • pp.34-34
    • /
    • 2004
  • 정보의 급속한 발전, 컴퓨터, 가전기기, 자동차등 내구 소비재의 제품 개발기간 단축, 생산자의 지속적인 생산성 향상 활동, 소비자 선호의 다양성, 품질 요구 수준 상승 등 제반 환경변화는 절삭가공부분에 있어 핵심이 되고 있다. 여기에 전통적 제조업의 고부가가치화 및 새로운 시스템의 도입 등과 맞물려 최근의 초정밀 공작기계는 고속화, 고정밀화를 바탕으로 크게 발전하고 있다, 특히 21세기로 향하는 지금 공작기계 기술은 고속화, 정밀화, 개방화, 환경친화의 방향으로 혁신을 지속하고 있으며, 머지 않아 마이크로 프로세서의 급속한 발전에 힘입어 고속화 기술은 극 초고속화 단계로, 정밀화 기술은 극 초정밀화 단계로, CNC 기술은 오픈화 및 네트워크화를 통한 다양한 통신기술이 부가됨으로써 설계, 생산, 영업 및 서비스 정보와 연계시켜 통합제어를 통한 타 지역의 공작기계를 원격제어 할 수 있는 단계로 이르게 될 것이다.(중략)

  • PDF

Development of High Speed Weighing-In-Motion System (고속 WIM 시스템 개발)

  • Ahn, Ki-Yong;Park, Heung-Joon;Park, Chan-Won;Min, Nam-Ki
    • Proceedings of the KIEE Conference
    • /
    • 2003.07d
    • /
    • pp.2729-2731
    • /
    • 2003
  • 본 연구는 경쟁력 있는 국내외 제품들의 성능을 분석 비교하여 보다 저렴하고 고성능의 WIM 시스템을 국산화하였다. 기구부 및 구동부에는 ANSYS 등을 이용한 수치 해석적 방법을 적용해 설계 제작하였고, 측정 인디게이터부는 32 Bit 고속 DSP 전용 컨트롤러를 개발하여 계량물의 고속 이동시에도 완벽하게 처리할 수 있도록 하였다. 개발된 WIM checker의 성능은 다음과 같다 ; 선별속도 : 300개/분, 선별정도 : 최대 0.1%, 분해능력 : 16 bit, 변환속도 : 100 Hz.

  • PDF

The design on a high speed RSA crypto chip based on interleaved modular multiplication (Interleaved 모듈라 곱셈 기반의 고속 RSA 암호 칩의 설계)

  • 조현숙
    • Journal of the Korea Institute of Information Security & Cryptology
    • /
    • v.10 no.1
    • /
    • pp.89-97
    • /
    • 2000
  • 공개키 암호 시스템 중에서 가장 널리 사용되는 RSA 암호 시스템은 키의 분배와 권리가 용이하고, 디지털 서명이 가능한 장점이 있으나, 암호화와 복호화 과정에서 512 비트 이상의 큰 수에 대한 멱승과 모듈라 감소 연산이 요구되기 때문에 처리 속도의 지연이 큰 문제가 되므로 모듈라 멱승 연산의 고속 처리가 필수적이다. 따라서 본 논문에서는 몫을 추정하여 중간 곱의 크기를 제한하는 interleaved 모듈라 곱셈 기법을 이용하여 모듈라 멱승 연산을 수행하는 고속 RSA 암호 칩을 VHDL을 이용하여 모델링하고 Faraday FG7000A 라이브러리를 이용하여 합성하고 타이밍 검증하여 단일 칩 IC로 구현하였다. 구현된 암호 칩은 75,000 게이트 수준으로 합성되었으며, 동작 주파수는 50MHz이고 1회의 RSA 연산을 수행하는데 소요되는 전체 클럭 사이클은 0.25M이며 512비트 당 처리 속도는 102.4Kbit/s였다.

A Fast Synchronization System of DS Spread Spectrum Communication Using SAW Components (SAW 소자를 이용한 직접확산방식 스펙트럼확산 통신의 고속동기 시스템)

  • 박용서;안재영;안태천;황금찬
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.13 no.5
    • /
    • pp.400-410
    • /
    • 1988
  • In this paper, a fast synchronization system using SAW TDL matched filter and SAW recirculation loop not only for acquisition but also tracking in the direct sequence spread spectrum communication receiver in case of low SNR was designed and its characteristics were investigated. When signal of 16dB SNR was inputed at the receiver, the PN code of the receiver could be synchronized from the extracted signal for synchronization through SAW TDL matched filter and SAM recirculation loop for 30 recirculations. And the average synchronization time of this system was calculated. From the results, we found that this synchronization system could achieve faster synchronization of PN codes in the receiver under the circumstances of low SNR than that of using only matched filter.

  • PDF

A Design Method of Three-phase IPMSM and Clamping Force Control of EMB for High-speed Train (고속철도차량의 EMB 적용을 위한 3상 IPMSM의 설계 및 제동압부력 제어)

  • Baek, Seung-Koo;Oh, Hyuck-Keun;Kwak, Min-ho;Kim, Seog-Won
    • Journal of the Korea Academia-Industrial cooperation Society
    • /
    • v.19 no.4
    • /
    • pp.578-585
    • /
    • 2018
  • This paper proposes a design method for a 3-phase interior permanent magnet synchronous motor (IPMSM) and clamping force control method for an electro-mechanical brake (EMB) using co-simulation for a high-speed train (HST). A traditional pneumatic brake system needs much space for the compressor, brake reservoir, and air pipe. However, an EMB system uses up to 50% less space due to the use of a motor and electric wires for controlling the brake caliper. In addition, it can reduce the latency time for brake control because of the fast response and precise control. A train that has many brakes is advantageous for safety because of the control by sharing the braking force. In this paper, a driving method for a cam-shaft-type EMB is modeled. It is different from the ball-screw-type brakes that are widely used in automobiles. In addition, a co-simulation method is proposed using JMAG and Matlab/Simulink. The IPMSM was designed and analyzed with the JMAG tool, and the control system was simulated using Matlab/Simulink. The effectiveness of the co-simulation results of the mechanical clamping force and braking force was verified by comparison with the clamping force specifications of a HEMU-430X HST.

Path Loss Characteristics of TETRA-based KTX Train Radio Propagation (TETRA 기반 고속철도 열차무선의 전파 경로손실 특성)

  • Bae, Sung-Ho;Choi, Kyu-Hyoung
    • Journal of the Korea Academia-Industrial cooperation Society
    • /
    • v.14 no.6
    • /
    • pp.2985-2991
    • /
    • 2013
  • Train radio system has been constructed in the second stage of Kyung-bu high speed railway adopting TETRA(Terrestial trunk radio) standard at 851MHz frequency band. The base stations of the train radio system should be located along railway track to ensure seamless communication between train and wayside taking the path loss of train radio propagation into consideration. This paper provides a quantitative analysis of the path loss characteristics based on the measurement results of the train radio propagation along the high speed railway. The free space propagation model and Okumura-Hata model are generally used for base station design, but they predicted 10dB lower or 20dB higher than the measured path loss. Linear regression of the field measured data by applying the log-distance model shows path loss exponent is in the 2.8-3.2 range, which can be used to predict the path loss of the train radio propagation.

Design and analysis of a parallel high speed DSP system (병렬 고속 디지털 신호처리시스템의 설계 및 성능분석)

  • 박경택;전창호;박성주;이동호;박준석;오원천;한기택
    • Proceedings of the IEEK Conference
    • /
    • 1998.06a
    • /
    • pp.503-506
    • /
    • 1998
  • 본 연구에서는 방대한 양의 데이터를 실시간으로 처리하기 위한 병렬 고속 디지털 신호처리시스템을 제안한다. 시스템의 성능을 평가할 수 있는 확률적인 분석방법을 제시하며, FFT 와 같이 보드간 또는 프로세서간 통신부담이 많은 알고리즘과 행렬연산과 같이 통신부담이 적은 알고리즘에 적용하여 본다. 제안한 시스템의 다양한 구성에 대하여 두 가지 알고리듬의 성능을 확률적 방법으로 평가하였으며, 그 결과는 알고리즘 분석에 듸한 성능수치와 근접함을 확인하였다. FFT는 프로세서 개수가 증가해도 보드수가 많아지면 성능이 감소하였으며, 행렬연산은 프로세서 개수에 비례하여 시스템의 성능이 선형적으로 증가함을 확인하였다.

  • PDF