• Journal of the Korean Chemical Society
• /
• v.49 no.4
• /
• pp.349-354
• /
• 2005

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10a
• /
• pp.538-540
• /
• 2004

본 연구는 컴퓨터 연산을 위한 하드웨어 설계에서 고성능 연산에 사용되는 케리-세이브 가산기 (Carry-save adder) 합성에 관한 연구이다. 기존의 연구에서는, 연산 합성 문제와 합성된 연산의 배치 문제를 두개의 연속된 독립된 두개의 문제로 간주하고 풀었지만, 본 연구에서는 연산 합성 과정에서 연산 배치를 고려한 통합된 방법을 제시하여 전체적인 최적화된 결과를 얻었다. 연결선 상에서의 전력 소모나 지연시간이 점점 더 중요해지는 시스템-온-칩 (system-on-chip) 설계에서 본 연구의 통합적인 설계 방법은 매우 긴요하며 앞으로 효과적으로 이용될 수 있을 것이다.

• Journal of the Korean Chemical Society
• /
• v.63 no.5
• /
• pp.387-391
• /
• 2019

• JOURNAL OF ELECTRICAL WORLD
• /
• s.323
• /
• pp.69-75
• /
• 2003

불투명한 경제정세의 와중에서도 전기에너지를 지탱하는 근간이 되는 파워 일렉트로닉스 분야는 확실히 그 기술개발을 향상시켜 오고 있다. 특히 파워디바이스는, 지구환경과 생활환경을 보다 쾌적하게 하기 위하여 인버터 장치 등의 각종 전력절약기기와 풍력$\cdot$태양광$\cdot$연료전지 등 클린에너지의 전력제어장치에 없어서는 안되는 반도체디바이스로 성장했다. 파워디바이스 중에서도 IGBT(Insulated Gate Bipolar Transistor)의 기술혁신은 요 20년 사이에 비약적인 성과를 거두었다. 1980년대에 제품화된 IGBT는, 반도체메모리의 초미세가공기술을 도입하면서 $5{\mu}m$에서 서브미크론의 디자인툴로 발전하여, 2000년대에 들어 칩의 전류밀도는 약 2배, 포화전압은 약 $65\%$까지 개량되었다. 이와 같은 IGBT의 변천은, 전력손실을 대폭적으로 저감시켜 에너지절약기기의 전력변환효율 향상에 공헌하고 있다. 파워디바이스의 기술진보에서 또 한 가지 잊지 말아야 할 것은 주변회로의 집적화(集積化)에 의한 고성능$\cdot$고기능화이다. 최근의 인버터용 파워디바이스로 가장 많이 사용되고 있는 파워모듈은, IGBT등의 파워칩과 그 주변회로와의 컬래버레이션에 의한 제품이다. 다시 말하면 구동회로, 전류$\cdot$전압$\cdot$온도센서 및 그것들의 보호회로가 IC(집적회로)에 편입되어 고기능$\cdot$소형화를 촉진시키고 있다. 구동회로는 LVIC (저전압집적회로)에서 HVIC(고전압집적회로)로 발전하여 전류$\cdot$온도 등의 각종 센서도 동일 칩에 설계할 수 있게 되었다. 또 센싱이나 보호기능뿐만이 아니라 출력전류의 제어를 위한 연산기능과 di/dt의 제어기능이 내장되도록 되어 있어 보다. 고성능의 인텔리전트 파워모듈(IPM)이라고 불리우는 새로운 개념의 파워디바이스가 실현되었다. 또한 패키지 기술도 내부배선 인덕턴스의 저감과 트랜스퍼 몰드패키지의 개발로, 소형화뿐만이 아니라 파워칩의 성능$\cdot$기능을 충분히 발휘할 수 있도록 개발이 적극적으로 추진되고 있다.

• The KIPS Transactions:PartA
• /
• v.18A no.2
• /
• pp.39-44
• /
• 2011

This paper proposes the new high-performance circuit architecture of the transform and quantization for unified video CODEC. The proposed architecture can be applied to all kinds of transforms and quantizations for the video compression standards such as JPEG, MPEG-1/2/4, H.264 and VC-1. We defined the permutation matrices to reorder the transform matrix of the $8{\times}8$ DCT and partitioned the reordered $8{\times}8$ transform matrix into four $4{\times}4$ sub-matrices. The $8{\times}8$ DCT is performed by repeating the $4{\times}4$ DCT's based on the reordered and partitioned transform matrices. Since our circuit accepts the transform coefficients from the users, it can be extended very easily to cover any kind of DCT-based transforms for future standards. The multipliers in the DCT circuit are shared by the quantization circuit in order to minimize the circuit size. The quantization circuit is merged into the DCT circuit without any significant increase of circuit resources and processing time. We described the proposed DCT and quantization circuit at RTL, and verified its operation on FPGA board.

• The Proceeding of the Korean Institute of Electromagnetic Engineering and Science
• /
• v.16 no.4 s.56
• /
• pp.76-83
• /
• 2005

다양한 무선서비스를 기반으로 한 광대역 통합망(BcN: Broadband convergence Network) 네트워크 사회로의 진화와 더불어 승가하고 있는 Cognitive Ra-dio 기술에 요구는 모바일 컨버전스(융합) 단말기 (Mobile Convergence Terminal) 개발을 필수적으로 요구하고 있고, 이를 위한 핵심 기술은 Tunable RE 회로 설계 기술이다. 이를 위해서는 고성능, 저가격의 Tunable 소자들의 개발이 급선무이다. 반도체 Varactor와 MEMS 스위치를 이용하는 기술이 보편화내지는 준성숙 단계로 접어들고 있는 상황이지만 강유전체(Ferroelectric)에는 기존 반도체 Varactor와 MEMS 스위치로 얻을 수 없는 특성들을 얻을 수 있다고 알려지면서 이에 대한 관심과 연구가 증대되고 있다. 본 논문에서는 강유전체의 개요와 특성, 연구 경향, Tunable 소자 및 회로, 더 나아가 시스템 응용에 대하여 살펴보고, 앞으로 해결해야 할 문제점들에 대하여 언급하고자 한다.

• Proceedings of the KIEE Conference
• /
• 2008.10b
• /
• pp.495-496
• /
• 2008

본 논문에서는 UHF 대역 RFID 의 국제표준인 ISO/IEC 18000-6C 표준을 만족하는 태그 칩을 위한 저전력 고성능 아날로그 회로를 설계하였다. 설계된 아날로그 회로는 성능 테스트를 위해 메모리 블록을 포함하고 있으며, 태그의 인식률과 경제성을 위해 저 전력 및 칩 면적의 최소화에 중점을 두고 설계하였다. 설계된 UHF 대역 RFID 태그용 아날로그 회로는 0.24Vpeak의 RF 입력으로 동작이 가능하며, 칩 면적은 $552.5{\mu}m{\times}338.8{\mu}m$, UHF 대역 RFID 태그 칩에 적합한 작은 면적을 갖는다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.7
• /
• pp.53-60
• /
• 2009

Motion estimation for H.264/AVC video CODEC is very complex and requires a huge amount of computational efforts because it uses multiple reference frames and variable block sizes. We propose the architecture of high-performance integer-pixel motion estimation circuit based on fast algorithms for multiple reference frame selection, block matching, block mode decision and motion vector estimation. We also propose the architecture of high-performance interpolation circuit for sub-pixel motion estimation. We described the RTL circuit in Verilog HDL and synthesized the gate-level circuit using 130nm standard cell library. The integer-pixel motion estimation circuit consists of 77,600 logic gates and four $32\times8\times32$-bit dual-port SRAM's. It has tile maximum operating frequency of 161MHz and can process up to 51 D1 (720$\times$480) color in go frames per second. The fractional motion estimation circuit consists of 22,478 logic gates. It has the maximum operating frequency of 200MHz and can process up to 69 1080HD (1,920$\times$1,088) color image frames per second.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.311-312
• /
• 2014

이 논문은 본 논문에서는 고효율 통합컨버터(OBC/LDC) 전력회로 개발을 제안한다. 차량용 충전기의 고밀도화와 고효율화 기술을 개발함으로써 EV/PHEV용 고성능 단방향 충전기 기술의 확보를 목표로 하며 LDC와 통합을 할 수 있는 기본 구조를 제시 한다. 또한 본 논문에서는 충전기의 고효율화와 LDC와의 통합에 적합한 회로 구조를 연구하며 DC/DC 컨버터의 연구에 집중 하였다. 신규전력구조 개발을 통한 충전 효율 상승 및 LC공진을 통한 낮은 손실을 갖는 공진형 전력회로 개발을 제안하며 전력변환기의 Digital 제어회로와 Power stage 고효율화 연구를 통한 OBC/LDC 통합 구조개발을 제안한다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.23 no.8
• /
• pp.33-40
• /
• 2009

This paper presents the high performance control of interior permanent magnet synchronous motor(IPMSM) using space vector(SV) PWM method based on hybrid artificial intelligent(HAI) controller. The HAI controller combines the advantages between adaptive fuzzy control and neural network The SV PWM method is applied to a speed control system of motor in the industry field until now and is feasible to improve harmonic rate of output current, switching frequency and response characteristics. This HAI controller is used instead of conventional PI controller in order to solve problems happening when calculating a reference voltage. The HAI controller improves speed performance by hybrid combination of reference model-based adaptive mechanism method, fuzzy control and neural network. This paper analyzes response characteristics of parameter variation, steady-state and transient-state using proposed HAI controller and this controller compares with conventional fuzzy neural network(FNN) and PI controller. Also, this paper proves validity of HAI controller.