• 전자통신동향분석
• /
• 제25권5호
• /
• pp.123-136
• /
• 2010

반도체 공정 기술의 발전으로 인하여 반도체 회로는 지속적으로 비약적인 성능의 발전을 가져오고 있다. 고성능 프로세서는 이와 같은 반도체 공정의 미세화에 따라 전력소모 및 발열 문제로 인하여 공정 및 속도 향상을 통한 성능 경쟁에서 탈피하여, 수십 개에서 수백 개의 코어를 내장하는 고도병렬화/이기종화를 통한 성능 향상을 추구하는 시대로 접어들고 있다. 본 문서에서는 최근의 고성능 프로세서 동향을 중심으로 병렬/이기종화 기술 및 관련 기술의 최근 동향과 향후 발전 추세에 대해 논의하고자 한다.

• 대한전자공학회논문지
• /
• 제9권4호
• /
• pp.17-24
• /
• 1972

값싼 부품으로 쉽게 제작 할수 있는 증폭기의 연구로서 이 고성능 차동 중폭기는 높은 입력 임피단스, 조정할 수 있는 이득, 낮은 입력잡음과 낮은 출력임피단스로 구성되어있다. 잡음을 거의 증폭하지 않고, 저입력을 위한 고성능 증폭기는 매우 낮은 신호의 높은 증폭이 요구되는 기기에 매우 유용하게 응용된다.

• 발명특허
• /
• 제14권7호통권161호
• /
• pp.27-27
• /
• 1989

• 국방과기술
• /
• 5호통권159호
• /
• pp.52-59
• /
• 1992

'90년대 개발 예상되는 과학기술로 안보와 관련되는 분야를 예측할때 국방관련전문가들의 대부분이 고성능 컴퓨터를 꼽는다. 왜냐하면 초대형 집적회로와 병렬처리 기술의 발전으로 가능화되는 고성능 컴퓨터는 유도장치, 통제 및 명령체제 구성 등에서의 핵심기술이기 때문이다 이와 같이 컴퓨터의 응용은 군사적으로 매우 중요하며 국방력 향상의 원동력중 하나이다. 따라서 이 글에서는 컴퓨터가 어떻게 효과적으로 군의 과학화에 공헌할 수있는가를 살펴보도록 하겠다

• 정보과학회 컴퓨팅의 실제 논문지
• /
• 제23권5호
• /
• pp.293-298
• /
• 2017

최근 고성능 네트워크 기술을 기반으로 다수의 컴퓨터를 활용하여 클러스터를 구축하고 고성능 컴퓨팅 환경을 제공하기 위한 연구가 활발하게 이루어지고 있다. 이와 같은 고성능 클러스터 환경에서 각 컴퓨팅 노드의 데이터 처리 성능을 향상시키기 위하여 Redis, Memcached와 같은 인-메모리 기반 키-값 데이터 저장소를 활용하고 있다. 이를 통해 인-메모리 기반으로 데이터를 분산 저장하고 각 컴퓨팅 노드에서 필요한 데이터를 고속으로 접근할 수 있다. 인피니밴드는 이와 같은 고성능 클러스터에서 각 컴퓨팅 노드를 연결하기 위한 사실상의 표준 기술이다. 본 논문에서는 키-값 데이터 저장소 기반 고성능 클러스터 컴퓨팅 시스템의 데이터 처리 성능을 향상시키기 위해 인피니밴드 네트워크의 데이터 송수신 지연 특성을 활용한 데이터 선반입 기법을 제안한다. 시뮬레이션을 통해 제안 기법이 기존 기법보다 데이터 송수신 소요시간을 최대 약 28% 줄여 컴퓨팅 성능을 향상 시킬 수 있음을 보인다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2003년도 춘계학술대회 발표 논문집
• /
• pp.8-11
• /
• 2003

본 연구는 AC서보 모터의 벡터 제어를 구현하는데 있어 디지털 제어에 의한 시간 지연 및 Af) 변환기, QEP(Quadrature Encoder Pulse Circuit)등 주변 소자의 시간 지연에 의한 노이즈를 최소화하지 위하여 고성능 저 전압형 DSP인 TMX320F2812를 사용하였다. TMX320F2812는 150MIPS의 빠른 연산 속도와 12비트의 AD 컨버터, QEP회로는 물론 공간 전압 벡터 PWM을 발생시킬 수 있는 기능을 가진 모터 제어용 원친 DSP이다. 이와 같이 주변 회로들을 내장한 고성능 DSP의 사용은 모터 제어부의 하드웨어적인 구성을 간소화 시키고 이로 인한 비용 절감을 얻을 수 있다. 또한 전류 샘플을 위한 필터 부분을 디지털 필터화 하여 전류 샘플링 노이즈를 제거하였고, 옵셋 전압을 이용한 SVPWM을 구현하여 연산 시간을 대폭 단축 하였다. TMX320F2812의 단점인 고정 소수점 연산에 대해서는 각 변수에 대한 스케일링을 통해 유효 자리를 확보하였다.

• 센서학회지
• /
• 제6권2호
• /
• pp.145-154
• /
• 1997

회로 시뮬레이션과 국부적 탐색을 갖는 시뮬레이티드 아닐링을 사용한 새로운 탐색 전략에 기초하여 고성능 연산 증폭기의 설계 자동화를 위한 기법을 제안하였다. 임의의 연산 증폭기 구조와 성능 규격에 대해서, 이산 설계 변수들을 갖는 비용 함수의 이산 최적화를 통해 연산 증폭기의 설계가 이루어진다. 설계 시간의 단축을 위해서 전용 회로 시뮬레이터와 몇 가지 휴리스틱을 사용하였다. 스마트 센서와 10 비트 25 MS/s 파이프라인 A/D 변환기에 사용 가능한 저전력 고속 전차동 CMOS 연산 증폭기의 설계를 통해서, 제안된 기법을 사용하여 개발된 설계 도구는 적은 설계 지식과 설계 노력을 가지고 고성능 연산 증폭기를 설계하는데 사용될 수 있음을 보였다.

• 전자진흥
• /
• 제3권8호
• /
• pp.33-33
• /
• 1983

• 전자진흥
• /
• 제6권1호
• /
• pp.14-15
• /
• 1986

• 정보처리학회논문지A
• /
• 제19A권4호
• /
• pp.175-180
• /
• 2012

본 논문은 Haar-like 특징을 이용한 고성능 보행자 및 차량 인식 회로를 제안한다. 제안하는 회로는 영상의 매 프레임 마다 슬라이딩 윈도우를 적용하여 Haar-like 특징을 추출하고 보행자 및 차량을 인식한다. Haar-like 특징 추출 회로는 슬라이딩 윈도우 당 200개의 Haar-like 특징을 추출하며, 추출된 특징들은 AdaBoost 인식 회로에서 사용된다. 제안하는 회로는 속도 향상을 위해 병렬 회로 구조를 적용하였으며 두 개의 슬라이딩 윈도우가 동시에 보행자 또는 차량을 인식한다. 제안하는 고성능 보행자 및 차량 인식 회로는 Verilog HDL로 설계하였으며 130nm 표준 셀 라이브러리를 이용하여 게이트 수준의 회로로 합성하였다. 합성된 회로는 1,388,260개의 게이트로 구성되며 최대 동작 주파수는 203MHz이다. 제안하는 회로는 $640{\times}480$ 영상을 초당 약 47.8장 처리할 수 있기 때문에 보행자와 차량을 실시간으로 인식하기 위해 사용될 수 있다.