• Proceedings of the Korea Information Processing Society Conference
• /
• 2013.11a
• /
• pp.111-114
• /
• 2013

최근 고성능 컴퓨팅과 모바일 컴퓨팅에서 GPU 등의 성능가속기 사용이 증가함에 따라 성능가속기를 사용한 다양한 병렬처리 방법이 소개되고 있다. 그러나 성능 가속기를 처음 접하거나 성능가속기를 사용한 병렬처리 경험이 적은 사용자의 경우, 이러한 성능가속기를 이용하여 효과적인 병렬처리를 하는 것은 쉽지 않다. 본 논문에서는 성능가속기와 마이크로프로세서를 동시에 사용하여 단순히 성능가속기만을 사용한 병렬처리보다 효율적인 병렬처리 방법을 제안하고, 성능가속기만을 사용하여 얻은 성능과 제안한 방법의 성능을 비교한다. 실험결과, 제안방법은 순차처리와 비교하여 약 40배의 성능 향상을 얻을 수 있었고, 성능가속기만을 사용한 병렬처리 방법보다도 25%의 성능 향상이 가능함을 확인하였다.

• Proceedings of the KIPE Conference
• /
• 1997.07a
• /
• pp.303-308
• /
• 1997

전기자동차의 구동장치는 모터, 인버터, 감속기 및 차동기어 등으로 구성되는데 모터는 주로 유도전동기와 영구자석형 동기전동기, 브러쉬리스 전동기 등이 사용되고 있다. 본 연구에서는 이 중에서 가격과 내구성 면에서 이점이 있는 유도전동기를 적용한 전기자동차의 전력시스템의 특성분석과 가속 성능에 대해 다루었다. 축전지, 유도전동기, 인버터로 구성된 전력시스템을 각각 모델링하고, 가속성능 개선을 위해 고속에서의 초대토크 알고리즘과 고전적 방법인 속도에 반비례하도록 자속을 제어하는 방식에 대해 각각 적용하여 차량의 가속성능을 예측, 분석하고 이를 현차시험을 통해 시험결과와 비교 제시하고자 한다. 본 연구에서는 주행 중에 축전지 전압 변동에 따라 유도 전종기의 고속 운전 영역 즉, 약계자 영역에서 전기자동차의 가속 특성이 어떻게 나타나는지를 고찰 하였다.

• Journal of Advanced Marine Engineering and Technology
• /
• v.19 no.3
• /
• pp.33-41
• /
• 1995

본 연구는 터보 과급기 부착 디젤 기관의 급가속 운전시 기관과 과급기의 과도 응답 성능을 규명하고 이를 개선하기 위한 실험을 수행하였다. 과도 응답 성능 구명은 일정한 회전 속도로 정상 운전중인 기관의 연료 펌프 랙을 10%에서 40%까지 일정 시간동안 급가속하였을 경우에 대하여 수행하였으며, 이때의 과급기 응답 지연 현상을 개선하기 위한 실험은 급가속과 동시에 압축기 출구의 흡기메니폴드 내에 일정한 압력의 공기를 추가 분사하는 방법을 이용하였다. 그리고 공기 분사 압력, 공기분사 기간, 가속률, 가속 시간 등이 압축기 출구의 압력과 온도, 터빈 입구의 압력과 온도, 실린더 압력, 기관과 과급기 회전 속도 등의 응답 성능에 미치는 영향을 가속전 정상 상태의 기관 회전 속도와 적용부하의 변화에 따라 시간의 함수로 나타내었다.

• Transactions of the Korean Society of Mechanical Engineers
• /
• v.14 no.6
• /
• pp.1436-1445
• /
• 1990

Performance of vehicles depends mainly on engine performance, transmission gear ration and shifting pattern. In this paper, determination method of gear ratios and shifting pattern for automatic transmission equipped vehicles has been proposed. Computer programs for gear ratio determination and shifting pattern decision using optimal design technique have been developed for the purpose of increasing vehicle acceleration performance. For preceding study, computer simulation of vehicle performance is carried out using numerical technique.

• Journal of the Computational Structural Engineering Institute of Korea
• /
• v.29 no.3
• /
• pp.277-283
• /
• 2016

A high-precision force-feedback 3-axes accelerometer developed in Korea has been investigated and studied for the verification of feasibility in the computational analysis and health monitoring of civil infrastructures. Through a series of experiment, the nonlinearity, bandwidth, low-frequency signal measurement accuracy and bias characteristics of the accelerometer has been thoroughly compared to those of two accelerometers produced by two market leaders in domestic and global accelerometer market. The experiment results shows that the overall measurement performance of the accelerometer has superiority over the performance of the two accelerometers from global market leader companies. Especially, the accelerometer shows a better low-frequency signal measurement accuracy and constant bias characteristic, which are mostly required in the computational analysis and the long-term health monitoring of large-scale civil infrastructures.

• Proceedings of the Korean Society of Propulsion Engineers Conference
• /
• 1999.10a
• /
• pp.15-15
• /
• 1999

램 가속기에 대한 연구는 램 가속기의 작동 조건이 고온, 고압, 초고속이라는 점과 가속기 내부에서 급격한 화학반응이 수반된다는 특성으로 인하여 실험과 해석상의 상당한 어려움이 존재한다. 램 가속기는 작동 모드에 따라 탄체 후방의 열적 질식 조건을 이용한 열적 질식 모드(Thermally Choked Mode)와 탄체 표면에 형성되는 데토네이션파를 이용한 초폭굉모드(Superdetonative Mode)로 나뉘어진다. 본 연구는 초폭굉 모드로 작동하는 램 가속기의 작동 성능 향상을 위한 방법으로 수치 최적화 기법을 이용한 램 가속기 내부 예 혼합기의 조성비 최적화를 수행하였다. 설계 변수로는 수소와 질소의 조성비를 선정하였으며, 최적 설계 목표는 일정한 질량과 형상을 갖는 탄체를 초기속도 2500m/s에서 3000m/s로 가속시키기 위하여 필요한 최소 램 가속관의 길이로 정하였다. 본 연구에서는 구베법에 기반한 Simplex 방법 및 SLP(Sequential Linear Programming)등의 수치 최적화 기법을 적용하였고, 가속기 내부의 유동장은 해석의 효율성을 고려하여 이차원 비점성 유동으로 가정하였고, 비평형 화학반응 해석을 수행하였다.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.14 no.4
• /
• pp.141-148
• /
• 2004

This paper proposes an IPSec accelerator performance analysis model based a queue model. It assumes Poison distribution as its input traffic load. The decoding delay is employed as a performance analysis measure. Simulation results based on the proposed model show around 15% differences with respect to actual measurements on field traffic for the BCM5820 accelerator device. The performance analysis model provides with reasonable hardware structure of network servers, and can be used to span design spaces statistically.

• Journal of the KSME
• /
• v.29 no.4
• /
• pp.414-425
• /
• 1989

본 연구를 통하여 원하는 감도와 부착 공진 주파수가 주어질 때 실제로 이러한 성능을 갖는 압 축식 압전형의 가속도계를 이론적으로 설계하여 제작할 수 있었으며 보정 실험을 통하여 실험 가속도계는 실제 설계값에 가까운 성능을 나타내었다. 설계, 제작된 실험 가속도계의 특성 실 험을 통하여 다음과 같은 결론을 얻었다. (1) 가속도계의 감도는 압전 소자의 압전 상수가 일 정할 때 관성 질량에 따라서만 지배되는 것이 아니라 압전 소자의 크기에 따라서도 달라진다. (2) 높은 감도의 가속도계를 설계하기 위해서는 단일 압축식의 설계보다는 이중 압축식의 설계를 행하는 것이 바람직하며 감도가 큰 가속도계 일수록 0.1g 이하의 낮은 가진 레벨에서의 특성도 아주 좋다. (3) 높은 주파수에서의 특성이 좋은 가속도계를 설계하기 위하여서는 단일 압축식 으로 설계하는 것이 좋으며 압전 소자의 두께는 얇은 것이 좋다. (4) 압전 소자와 관성 질량의 접착시에 전도성 접착제를 사용하지 않아도 기포를 제거한 양호한 에폭시계통의 접착제를 사용 하여 접착층의 두께를 최대한 얇게 하면 설계값에 가까운 감도를 가진 가속도계를 제작할 수가 있다.

• Convergence Security Journal
• /
• v.5 no.3
• /
• pp.87-92
• /
• 2005

The performance of a cryptographic module is the most important thing to achieve a high performance VPN system which realizes information security by encrypting and decrypting all the communicating data packets. However the cryptographic operations require much computation power and software cryptographic systems reveal bad performance. Thus, it is strongly recommended to develop a VPN system employing hardware component. This paper introduces a case study of developing a PCI add-on card which supports several block cipher algorithms such as DES, 3DES, AES, and SEED. The performance of them was measured by embedding the card in a commercial VPN system.

• Review of KIISC
• /
• v.16 no.3
• /
• pp.41-48
• /
• 2006

IP 네트워크의 보안으로 가장 널리 사용되고 있는 표준은 IPsec 방식이다. 일반적으로 IPsec의 구현은 통신 장비 내에 소프트웨어 방법을 사용하거나, 하드웨어 암호가속기를 사용하여 구현한다. 소프트웨어 방식의 구현은 저속의 통신에서 주로 이용되며, 고속의 경우 하드웨어 암호가속기를 사용하고 있다. 하드웨어 암호가속기를 사용하는 경우에도 시스템의 구조에 따라 암호가속기의 성능을 충분히 발휘하지 못하는 경우가 대부분이다. 본 논문에서는 CPU와 IPsec 엔진을 하나로 통합해 최적의 성능 (Wire-speed)을 발휘하도록 구현한 SoC인 FSC2003을 소개한다.