Design and FPGA Implementation of a 5-Stage Pipeline RV64I Processor: Performance Comparison with RV32I

5 단계 파이프라인 RV64I 프로세서 설계 및 FPGA 구현: RV32I 성능 비교 분석

RISC-V is an open and free ISA developed by UC Berkeley, known for its scalability and efficiency, making it applicable to a wide range of designs. One of the extended ISAs based on the base instruction set RV32I is RV64I, which supports a 64-bit architecture and is well-suited for high-performance system design. This paper proposes a 5-stage pipeline RV64I processor and implements and validates it on the Intel DE2-115 FPGA board. FPGA synthesis results show that the proposed 64-bit RV64I processor achieves a maximum operating frequency of 48.83 MHz. Additionally, a comparison with the RV32I processor reveals the hardware resource usage, including Total Logic Elements and Total Registers. Furthermore, using the Dhrystone benchmark program, the code size comparison demonstrated a memory reduction of up to 14.28% compared to the 32-bit RV32I processor. This study provides a comprehensive evaluation of the performance and efficiency of a RISC-V-based 64-bit architecture, offering insights into its scalability and potential for future advancements.

RISC-V 는 UC 버클리에서 개발된 무료 개방형 ISA 로, 확장성과 효율성을 바탕으로 다양한 설계에 적용될 수 있다. RISC-V 의 기본 명령어 집합인 RV32I 를 기반으로 한 확장 ISA 중 하나인 RV64I 는 64 비트 아키텍처를 지원하며, 고성능 시스템 설계에 적합하다. 본 논문에서는 5 단계 파이프라인 구조를 적용한 RV64I 프로세서를 설계하고, 이를 Intel DE2-115 FPGA 보드에 구현 및 검증하였다. FPGA 합성 결과, 제안된 64 비트 RV64I 프로세서는 최대 동작 주파수 48.83MHz 를 달성하였다. 또한 RV32I 프로세서와 비교를 통해 Total Logic Elements 와 Total Registers 를 포함한 하드웨어 자원 사용량을 분석하였으며, Dhrystone 벤치마크 프로그램의 코드 크기 측면에서 32 비트 RV32I 프로세서 대비 최대 10.35%의 메모리 절감 효과를 확인하였다. 본 연구는 RISC-V 기반 64 비트 아키텍처의 성능과 효율성을 평가하고, 향후 확장 가능성을 제시한다.