2T1C 셀 기반 DRAM 인메모리 컴퓨팅을 위한 소프트웨어-하드웨어 공동 체적화 센스 증폭기

A Software-Hardware Co-Optimized Sense Amplifier for 2T1C Cell-based DRAM In-Memory-Computing

이 논문은 DRAM 인메모리 컴퓨팅을 위한 소프트웨어-하드웨어 공동 최적화 기법을 제시하며, 2T1C 셀 시스템에서 센스 증폭기의 읽기 전력을 크게 감소시킨다. 2 의 보수 표현(2's complement)에서 부호 절대값 표현(signed magnitude)으로 전환함으로써, 데이터 '0'의 발생률을 52%에서 73%로 증가시킨다. 이로 인해 읽기 전력을 13%까지 감소시킬 수 있다. 가변 기준 전압을 포함하는 새로운 센스 증폭기를 설계하여 추가로 15%의 전력 감소에 기여하였다. 이러한 공동 최적화 전략은 기존 대비 총 읽기 전력을 26% 감소시켰으며, 메모리 집약적 컴퓨팅 환경에서 에너지 효율성의 상당한 개선을 보인다.

This paper presents a software-hardware (SW-HW) co-optimization approach for DRAM inmemory computing, significantly reducing sense amplifier read power in 2T1C cell systems. By transitioning from 2's complement to signed magnitude representation, data '0' prevalence increased from 52% to 73%, achieving a 13% reduction in read power. A novel sense amplifier design incorporating a variable reference voltage contributed a further 15% power reduction. This co-optimization strategy resulted in a total read power decrease of 26% compared to the baseline, demonstrating substantial improvements in energy efficiency for memory-intensive computing environments.