DOI QR코드

DOI QR Code

n-채널 OLED 구동 박막 트랜지스터의 문턱전압 변동을 보상할 수 있는 OLED 화소회로

An OLED Pixel Circuit Compensating Threshold Voltage Variation of n-channel OLED·Driving TFT

  • Chung, Hoon-Ju (School of Electronic Engineering, Kumoh National Institute of Technology)
  • 투고 : 2022.05.13
  • 심사 : 2022.05.22
  • 발행 : 2022.06.28

초록

본 논문은 OLED 구동 박막 트랜지스터의 문턱전압 변동에 의한 AMOLED 디스플레이의 휘도 불균일도를 개선하기 위해 n-채널 박막 트랜지스터만을 사용한 새로운 OLED 화소회로를 제안하였다. 제안한 OLED 화소회로는 6개의 n-채널 박막 트랜지스터와 2개의 커패시터로 구성하였다. 제안한 OLED 화소회로의 동작은 커패시터 초기화 구간, OLED 구동 박막 트랜지스터의 문턱전압을 감지하는 구간, 영상 데이터 전압 기입 구간 및 OLED 발광 구간으로 구성되어 있다. SmartSpice 시뮬레이션 결과, OLED·구동 박막 트랜지스터의 문턱전압이 1.5±0.3 V 변동 시 제안한 OLED 화소회로는 OLED 전류 1 nA에서 최대 전류 오차가 5.18 %이고 OLED 음극 전압이 0.1 V 상승 시 제안한 OLED 화소회로가 기존 OLED 화소회로보다 OLED·전류 변화가 매우 적었다. 그러므로, 기존 OLED 화소회로보다 제안한 화소회로가 문턱전압 변동 및 OLED 음극 전압 상승에 뛰어난 보상 특성을 가진다는 것을 확인하였다.

A novel OLED pixel circuit is proposed in this paper that uses only n-type thin-film transistors(TFTs) to improve the luminance non-uniformity of the AMOLED display caused by the threshold voltage variation of an OLED driving TFT. The proposed OLED pixel circuit is composed of 6 n-channel TFTs and 2 capacitors. The operation of the proposed OLED pixel circuit consists of the capacitor initializing period, threshold voltage sensing period of an OLED·driving TFT, image data voltage writing period, and OLED·emitting period. As a result of SmartSpice simulation, when the threshold voltage of·OLED·driving TFT varies from 1.2 V to 1.8 V, the proposed OLED pixel circuit has a maximum current error of 5.18 % at IOLED = 1 nA. And, when the OLED cathode voltage rises by 0.1 V, the proposed OLED pixel circuit has very little change in the OLED current compared to the conventional OLED pixel circuit. Therefore, the proposed pixel circuit exhibits superior compensation characteristics for the threshold voltage variation of an OLED driving TFT and the rise of the OLED cathode voltage compared to the conventional OLED pixel circuit.

키워드

1. 서론

현재 정보통신기술의 비약적 발전으로 인해 정보화 시대로 급속히 전환됨에 따라 사람들은 시공간의 제약없이 각종 정보를 얻고자 하는 욕구가 높아지면서 고품질 디스플레이에 대한 요구가 점점 커지고 있다. 이런 사회적 요구에 대응하기 위해 디스플레이 산업도 기존의 액정 디스플레이에서 여러 면에서 성능이 우수한 OLED(Organic Light Emitting Diode) 디스플레이로 전환이 급속히 진행되고 있다.

OLED 디스플레이는 저전압 구동, 자발광, 경량, 박형, 광시야각 및 빠른 응답속도 등의 여러 장점 때문에 3차원 가상환경을 구현하여 사용자의 몰입감을 높일 수 있는 증강현실(Augmented Reality(AR)) 및 가상현실(Virtual Reality(VR)) 기기용 OLEDoS(OLED on Silicon), 스마트폰 및 스마트워치 등을 포함한 모바일 기기용 플라스틱 OLED, IT 기기용 OLED, 자동차용 OLED 및 대형 OLED TV 등 다양한 응용 제품으로 생산 및 개발이 활발히 진행 중이다[1]-[5].

전류 구동인 OLED 디스플레이는 기존의 전압 구동형 LCD(Liquid Crystal Display)에 비해 트랜지스터의 전기적 특성 변동에 매우 민감하여 높은 수준의 트랜지스터의 전기적 특성 균일도 및 신뢰성을 요구한다. 따라서, 제조 공정 편차에 의한 박막 트랜지스터의 전기적 특성 변동과 사용 시간에 따른 박막 트랜지스터의 전기적 특성 열화는 OLED 전류의 변화를 발생시켜 AMOLED(Active Matrix OLED) 디스플레이의 화질에 악영향을 미치게 된다[6]. 이런 문제점을 개선하기 위해 트랜지스터의 전기적 특성 변동을 줄이고 신뢰성을 높이는 동시에 트랜지스터의 전기적 특성 변동을 잘 보상할 수 있는 화소 보상 기술인 내부 보상 회로와 외부 보상 회로에 대한 연구가 활발히 진행되고 있다[6].

OLED 구동 트랜지스터는 저온 다결정 실리콘 박막 트랜지스터, 산화물 박막 트랜지스터 및 MOSFET(Metal Oxide Silicon Field Effect Transistor) 등이 사용되고 있다[1]-[6]. 저온 다결정 실리콘 박막 트랜지스터 및 MOSFET를 사용하는 OLED 디스플레이의 화소회로는 n-채널 트랜지스터 화소회로 및 p-채널 트랜지스터 화소회로가 모두 연구되고 있으며 산화물 박막 트랜지스터의 경우, 주로 n-채널 트랜지스터 화소회로만 연구가 진행되고 있다. 따라서 본 논문에서는 산화물 박막 트랜지스터, 저온 다결정 실리콘 박막 트랜지스터 및 MOSFET에도 모두 적용 가능한 n-채널 트랜지스터만을 사용하여 OLED 구동 트랜지스터의 문턱전압 변동과 OLED 음극 전압 변동에 의한 휘도 차이를 개선할 수 있는 새로운 내부 보상 OLED 화소회로를 제안하였고 SmartSpice 시뮬레이션을 통해 제안한 OLED 화소회로에 대해 OLED 구동 트랜지스터의 문턱전압 변동 및 OLED 음극 전압 변동에 대한 보상 능력을 평가하였다.

2. 본론

2.1 기존 OLED 화소회로

그림 1은 n-채널 박막 트랜지스터로 구현된 기존 OLED 화소회로이다[7][8]. 기존 OLED 화소회로는 G(n)이 HIGH 전압이 되면 T1이 ON이 되어 커패시터(Cst)에 영상 데이터 전압(Vdata)이 저장된다. Cst에 저장된 영상 데이터 전압은 OLED 구동 박막 트랜지스터인 T2의 게이트에 인가되어 OLED 양극의 전압을 결정하며 이에 따라 OLED 전류가 흐른다[2]. 만약 각각의 화소마다 OLED 구동 박막 트랜지스터의 문턱전압이 차이가 나게 되면 같은 영상 데이터 전압에도 서로 다른 OLED 전류가 흐르게 되어 각 화소의 휘도가 불균일해지는 문제점이 발생하게 된다[2]. 이와 같이 동일 영상 데이터 전압에서 발생하는 휘도 불균일 문제점을 개선하기 위해 새로운 OLED 화소회로를 제안하였다.

JBJTBH_2022_v15n3_205_f0007.png 이미지

그림 1. 기존 OLED 화소회로

Fig. 1. Conventional OLED pixel circuit

2.2 제안된 OLED 화소회로

그림 2(a)는 5개의 스위칭 박막 트랜지스터, 1개의 OLED 구동 박막 트랜지스터 및 2개의 커패시터로 구현된 새로운 OLED 화소회로도이다. 그림 2(b)는 새로 제안된 OLED 화소회로의 타이밍 다이어그램이며 제안한 OLED 화소회로는 4구간으로 나누어 동작하게 된다.

JBJTBH_2022_v15n3_205_f0001.png 이미지

그림 2. 제안된 OLED 화소회로 (a) 회로도, (b) 타이밍 다이어그램

Fig. 2. The proposed OLED pixel circuit (a) schematic diagram, (b) timing diagram

그림 3은 각 구간에서 제안된 OLED 화소회로의 동작을 보여 주고 있다.

JBJTBH_2022_v15n3_205_f0002.png 이미지

그림 3. 제안된 OLED 화소회로의 동작 (a) 커패시터 초기화 구간, (b) 문턱전압 감지 구간, (c) 영상 데이터 전압 기입 구간, (d) OLED 발광 구간

Fig. 3. Operations of the proposed OLED pixel circuit (a) capacitor initializing period, (b) threshold voltage sensing period, (c) video data voltage writing period, (d) OLED emitting period

첫 번째 구간(1)은 커패시터 및 OLED를 초기화하는 구간이다. 이 구간에서는 EM1(n) 및 G2(n)은 LOW이며 T1 및 T6은 OFF가 되고 EM2(n) 및 G1(n)은 HIGH이며 T3, T4, 및 T5은 ON이 되어 그림 3(a)처럼 Cst1은 Vref 전압과 Vinit 전압으로 초기화되고 OLED 양극은 Vinit 전압으로 초기화된다.

두 번째 구간(2)은 OLED 구동 박막 트랜지스터인 T2의 문턱전압을 감지하는 구간이다. 이 구간에서는 EM1(n) 및 G1(n)은 HIGH이며 T1, T4 및 T5는 ON이 되고 EM2(n) 및 G2(n)은 LOW이며 T3 및 T6은 OFF가 되어 그림 3(b)처럼 T2의 게이트(노드 ‘a’)에 Vref 전압이 인가되고 T2는 소스 팔로워(Source follower)로 동작하게 되어 T2의 소스(노드 ‘b’)의 전압은 Vref - VTH_T2이 되어 Cst1에는 T2의 문턱전압이 저장된다.

세 번째 구간(3)은 영상 데이터 전압을 기입하는 구간이다. 이 구간에서는 EM1(n), EM2(n) 및 G1(n)은 LOW이며 T1, T3, T4 및 T5은 OFF가 되고 G2(n)은 HIGH로 T6이 ON이 되어 그림 3(c)처럼 노드 ‘a’에 Vdata 전압이 인가되어 두 커패시터(Cst1, Cst2)에 의한 용량성 결합(Capacitive coupling)으로 노드 ‘b’의 전압은 식(1)과 같게 되고 Cst1에 저장된 전압은 식(2)와 같다.

\(\begin{aligned}V_{b}=\frac{C_{s t 1} \cdot V_{r e f}}{C_{s t 1}+C_{s t 2}}+\frac{C_{s t 2} \cdot V_{d a t a}}{C_{s t 1}+C_{s t 2}}-V_{T H \_T_{2}}\end{aligned}\)       (1)

\(\begin{aligned}V_{C_{s t 1}}=\frac{C_{s t 1}}{C_{s t 1}+C_{s t 2}}\left(V_{d a t a}-V_{r e f}\right)+V_{T H \_T_{2}}\end{aligned}\)       (2)

네 번째 구간(4)은 OLED 발광 구간이다. 이 구간에서는 EM1(n) 및 EM2(n)은 HIGH이며 T1 및 T3은 ON이고 G1(n) 및 G2(n)은 LOW이며 T4, T5 및 T6은 OFF가 되어 그림 3(d)처럼 Cst1에 저장된 전압이 T2의 게이트-소스 전압이 되어 OLED에 흐르는 전류는 식(3)이 된다.

\(\begin{aligned}I_{O L E D}=\frac{C_{o x} \mu_{n}}{2} \frac{W}{L}\left(\frac{C_{s t 1}\left(V_{d a t a}-V_{r e f}\right)}{C_{s t 1}+C_{s t 2}}\right)^{2}\end{aligned}\)       (3)

식 (3)에는 OLED 구동 트랜지스터인 T2의 문턱전압항이 없기 때문에 OLED 구동 트랜지스터가 화소에 따라 문턱전압이 변동하더라도 일정한 OLED 전류가 흘러 각 화소의 휘도는 균일하게 된다. 그리고 식 (3)에 Vcathode 항도 없기 때문에 Vcathode 전압 상승에 따른 화소 휘도가 감소하는 문제점도 발생하기 않게 된다.

3. 시뮬레이션 결과

제안한 OLED 화소회로의 문턱전압 변동 및 OLED 음극 전압 상승에 대한 보상 능력을 SmartSpice 시뮬레이션을 통해 살펴보았다.

OLED 소자는 n-채널 박막 트랜지스터와 커패시터로 모델링하였고[9] n-채널 박막 트랜지스터는 n-채널 다결정 실리콘 박막 트랜지스터 모델을 사용하였고 이때 이동도는 60 cm2/V∙s으로 고정하고 스캔 ON 시간은 QHD+ (3,200×1,440) 해상도에 60Hz 구동이 가능하도록 결정하였다. 표1은 SmartSpice 시뮬레이션할 때 사용한 OLED 화소회로의 파라미터들을 보여 주고 있다.

표 1. 제안한 OLED 화소회로의 파라미터

JBJTBH_2022_v15n3_205_t0001.png 이미지

Table 1. Parameters of the proposed OLED pixel circuit

그림 4는 OLED 구동 박막 트랜지스터의 문턱전압 변동 시 Vdata에 따른 OLED 전류를 보여 주고 있다. OLED 구동 박막 트랜지스터의 문턱전압 변동에 따라 기존 OLED 화소회로는 OLED 전류가 크게 변화하지만 새로 제안한 OLED 화소회로의 경우에는 OLED 전류의 변동이 매우 적게 변화하는 것을 확인할 수 있었다.

JBJTBH_2022_v15n3_205_f0004.png 이미지

그림 4. 다른 문턱전압에 대한 영상 데이터 전압에 따른 OLED 전류 (a) 기존 OLED 화소회로, (b) 제안된 OLED 화소회로

Fig. 4. OLED currents over video data voltages for different threshold voltages (a) conventional OLED pixel circuit, (b) the proposed OLED pixel circuit

그림 5는 OLED 구동 박막 트랜지스터인 T2의 문턱전압이 1.5 V 때 흐르는 OLED 전류 대 OLED 전류 오차를 보여 주고 있다. 기존 OLED 화소회로에서는 OLED 전류가 1 nA인 경우, T2의 문턱전압이 1.2 V일 때 전류 오차가 376 %이고 T2의 문턱전압이 1.8 V일 때 전류 오차가 –87 %이며 OLED 전류가 상승함에 따라 전류 오차는 점점 감소한다. 제안한 OLED 화소회로에서는 OLED 전류가 1 nA일 경우, T2의 문턱 전압이 1.2 V일 때 전류 오차가 5.18 %이고 T2의 문턱전압이 1.8 V일 때 전류 오차가 –5.17 %이며 OLED 전류가 상승하면 기존 OLED 화소회로처럼 전류 오차는 점점 감소한다.

JBJTBH_2022_v15n3_205_f0005.png 이미지

그림 5. 다른 문턱전압에 대한 OLED 전류에 따른 전류 오차 (a) 기존 OLED 화소회로, (b) 제안된 OLED 화소회로

Fig. 5. Current errors over OLED currents for different threshold voltages (a) conventional OLED pixel circuit, (b) the proposed OLED pixel circuit

그림 6은 OLED 음극 전압인 Vcathode의 상승에 대한 OLED 전류의 변화를 보여 주고 있다. Vcathode 전압이 상승함에 따라 기존 OLED 화소회로의 OLED 전류는 급격히 감소하지만 제안한 OLED 화소회로의 OLED 전류는 거의 변화하지 않아 제안한 OLED 화소회로는 Vcathode 전압의 상승에 대한 OLED 전류 변화는 더 둔감함을 확인할 수 있었다.

JBJTBH_2022_v15n3_205_f0006.png 이미지

그림 6. 다른 Vcathode 에 대한 영상 데이터 전압에 따른 OLED 전류 (a) 기존 OLED 화소회로, (b) 제안된 OLED 화소회로

Fig. 6. OLED currents over video data voltages for different Vcathode voltages (a) conventional OLED pixel circuit, (b) the proposed OLED pixel circuit

4. 결론

본 논문에서는 OLED 구동 박막 트랜지스터의 문턱 전압 변동에 의한 각 화소마다 흐르는 OLED 전류의 변동을 줄이고 OLED 음극 전압 상승에 따른 OLED 전류 감소가 적게 일어나는 새로운 OLED 화소회로를 제안하였다. 제안한 OLED 화소회로는 6개의 n-채널 박막 트랜지스터와 2개의 커패시터로 구현하였다. 제안한 OLED 화소회로는 커패시터 및 OLED 초기화 구간, OLED 구동 박막 트랜지스터의 문턱전압 감지 구간, 영상 데이터 전압 기입 구간 및 OLED 발광 구간으로 나누어 동작을 한다. SmartSpice 시뮬레이션 결과, 제안한 OLED 화소회로는 OLED 구동 박막 트랜지스터의 문턱전압이 1.5±0.3 V 변동 시, 전류 오차는 5.18 % 미만이였다. 따라서 제안한 OLED 화소회로가 기존 OLED 화소회로보다 OLED 구동 박막 트랜지스터의 문턱전압 변동 및 OLED 음극 전압 상승에 대한 보상 능력이 우수하다는 것을 확인할 수 있었다.

참고문헌

  1. Sang-Moo Choi, Oh-Kyong Kwon, and Ho-Kyun Chung, "An Improved Voltage Programmed Pixel Structure for Large Size and High Resolution AM-OLED Displays," SID 04 Digest, pp. 260-263, 2004.
  2. Hoon-Ju Chung, "A Voltage Programming AMOLED Pixel Circuit Compensating Threshold Voltage Variation of n-channel Poly-Si TFTs," The Journal of the Korea institute of electronic communication sciences, vol. 8, no. 2, pp. 207-212, 2013. https://doi.org/10.13067/JKIECS.2013.8.2.207
  3. Hoon-Ju Chung. "A Voltage Programming AMOLED Pixel Circuit Compensating Threshold Voltage Variation of p-channel Poly-Si TFTs," The Journal of Korean Institute of Information Technology, vol. 11, no. 3, pp. 19-25, 2013.
  4. Jun-Seok Na, Seong-Kwan Hong and Oh-kyong Kwon. "A 4410-ppi Resolution Pixel Circuit for High Luminance Uniformity of OLEDoS Microdisplays," IEEE Journal of the Electron Devices Society, vol. 7, pp. 1026-1032, 2019. https://doi.org/10.1109/jeds.2019.2935766
  5. Jina Bae and Hyoungsik Nam, "Body-Effect-Free OLED-on-Silicon Pixel Circuit Based on Capacitive Division to Extend Data Voltage Range," Electronics vol. 10, no. 19, p. 2351, 2021. https://doi.org/10.3390/electronics10192351
  6. K.-S. Kang, J.-K. Lee, J.-M. Kang, and S.-Y. Lee, "A Novel Real-Time TFT Threshold Voltage Compensation Method for AM-OLED Using Double Sampling of Source Node Voltage," IEEE Journal of the Electron Devices Society, vol. 9, pp. 311-317, 2021. https://doi.org/10.1109/JEDS.2021.3058348
  7. James L. Sanford and Frank R. Libsch, "TFT AMOLED pixel circuits and driving methods," SID 03 Digest, pp. 10-13, 2003.
  8. Tohru Saitoh, Tomohiko Oda, Arinobu Kanegae, Yoshiharu Hidaka and Kazunori Komori, "Backplane Process Technology for AMOLEDs with Bottom-Gate TFTs and Laser Annealing," SID 2012 Digest, pp. 191-194, 2012.
  9. Y. He, R. Hattori, and J. Kanicki, "Current-Source a-Si:H Thin-Film Transistor Circuit for Active-Matrix Organic Light-Emitting Displays," IEEE ELECTRON DEVICE LETTERS, Vol 21, No. 12, pp. 590-592, 2000. https://doi.org/10.1109/55.887475