한국전자파학회논문지 (The Journal of Korean Institute of Electromagnetic Engineering and Science)

  • 제29권5호
  • /
  • Pages.393-396
  • /
  • 2018
  • /
  • 1226-3133(pISSN)
  • /
  • 2288-226X(eISSN)
한국전자파학회 (The Korean Institute of Electromagnetic Engineering and Science)
권호 표지
DOI QR코드

DOI QR Code

65-nm CMOS 공정을 이용한 94 GHz 고이득 차동 저잡음 증폭기 설계

Design of 94-GHz High-Gain Differential Low-Noise Amplifier Using 65-nm CMOS

  • 서현우 (성균관대학교 정보통신대학) ;
  • 박재현 (성균관대학교 정보통신대학) ;
  • 김준성 (성균관대학교 정보통신대학) ;
  • 김병성 (성균관대학교 정보통신대학)
  • Seo, Hyun-woo (College of Information & Communication Engineering, Sungkyunkwan University) ;
  • Park, Jae-hyun (College of Information & Communication Engineering, Sungkyunkwan University) ;
  • Kim, Jun-seong (College of Information & Communication Engineering, Sungkyunkwan University) ;
  • Kim, Byung-sung (College of Information & Communication Engineering, Sungkyunkwan University)
  • 투고 : 2018.03.12
  • 심사 : 2018.04.30
  • 발행 : 2018.05.31
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문은 65-nm 저전력 CMOS 공정을 이용해 94 GHz 대역 저잡음 증폭기를 설계한 결과를 제시한다. 설계한 저잡음 증폭기는 4단 차동 공통소스 구조를 가지며, 트랜스포머를 사용해 각 단 및 입출력 임피던스 정합 회로를 구성했다. 제작한 저잡음 증폭기는 94 GHz에서 최대 전력 이득 25 dB을 보이며, 3-dB 대역폭은 5.5 GHz이다. 제작한 칩의 면적은 패드를 포함해 $0.3mm^2$이며, 1.2 V 공급 전원에서 46 mW의 전력을 소비한다.

Herein, a 94-GHz low-noise amplifier (LNA) using the 65-nm CMOS process is presented. The LNA is composed of a four-stage differential common-source amplifier and impedance matching is accomplished with transformers. The fabricated LNA chip shows a peak gain of 25 dB at 94 GHz and has a 3-dB bandwidth at 5.5 GHz. The chip consumes 46 mW of DC power from a 1.2-V supply, and the total chip area, including the pads, is $0.3mm^2$.

키워드

참고문헌

  1. P. J. Peng, P. N. Chen, C. Kao, Y. L. Chen, and J. Lee, "A 94 GHz 3D image radar engine with 4TX/4RX beamforming scan technique in 65 nm CMOS technology," IEEE Journal of Solid-State Circuits, vol. 50, no. 3, pp. 656-668, Mar. 2015. https://doi.org/10.1109/JSSC.2014.2385758
  2. 김동욱, 서현우, 김준성, 김병성, "65-nm CMOS 공정을 이용한 V-band 차동 저잡음 증폭기 설계," 한국전자파학회논문지, 28(10), 832-835, 2017년 10월. https://doi.org/10.5515/KJKIEES.2017.28.10.832
  3. J. R. Long, "Monolithic transformers for silicon RF IC design," IEEE Journal of Solid-State Circuits, vol. 35, no. 9, pp. 1368-1382, Sep. 2000. https://doi.org/10.1109/4.868049
  4. T. Yao, M. Gordon, K. Yau, M. T. Yang, and S. P. Voinigescu, "60-GHz PA and LNA in 90-nm RF-CMOS," in IEEE Radio Frequency Integrated Circuits(RFIC) Symposium, San Francisco, CA, Jun. 2006, p. 4.
  5. S. Aloui, E. Kerherve, R. Plana, and D. Belot, "RF-pad, transmission lines and balun optimization for 60 GHz 65 nm CMOS power amplifier," in 2010 IEEE Radio Frequency Integrated Circuits Symposium, Anaheim, CA, May 2010, pp. 211-214.
  6. C. J. Lee, H. J. Lee, J. G. Lee, T. H. Jang, and C. S. Park, "A W-band CMOS low power wideband low noise amplifier with 22 dB gain and 3 dB bandwidth of 20 GHz," in 2015 Asia-Pacific Microwave Conference(APMC), Nanjing, 2015, pp. 1-3.
  7. M. Khanpour, K. W. Tang, P. Garcia, and S. P. Voinigescu, "A wideband W-band receiver front-end in 65-nm CMOS," IEEE Journal of Solid-State Circuits, vol. 43, no. 8, pp. 1717-1730, Aug. 2008. https://doi.org/10.1109/JSSC.2008.926738