초록
전자장치의 복잡도 증가와 전원 전압 감소 추세에 따라, 내부 또는 외부에서 발생되는 노이즈에 대한 칩 또는 모듈의 전자기 내성 평가는 필수적이다. 칩 레벨 EMS 표준 시험방법으로 IEC 62132-4의 Direct Power Injection(DPI) 방법이 있지만, 실제 칩 내성은 모듈 상 보드 PDN 구조에 영향 받는다. 이 논문에서는 PLL의 내성을 평가하고 보드의 PDN 구조에 따른 잡음 전달 특성을 비교하였다. 여러 PDN을 만들기 위해 다양한 값의 커패시터들과 LDO 사용 유무 조건이 적용되었다. IC의 전자기 요구사항과 IC 및 보드로 구성된 모듈의 전자기 요구사항 간 불일치를 평가하기 위해, PDN들에 따른 노이즈 전달 특성을 분석하는 것은 강건한 EM 특성을 갖도록 설계하는데 중요한 정보를 줄 수 있음을 보였다. DPI 측정 결과는 LDO 사용에 따라 PLL 저주파 영역의 내성이 크게 개선되었음을 보여주며, DPI에 따른 PLL의 주파수 변화를 TEM cell 스펙트럼 측정으로도 확인 할 수 있었다.
As the complexity of an electronic device and the reduction of its operating voltage is progressing, susceptibility test of the chip and module for internal or external noises is essential. Although the immunity compliance of the chip was served with IEC 62132-4 Direct Power Injection method as an industry standard, in fact, EM immunity of the chip is influenced by their Power Domain Network (PDN). This paper evaluates the EM noise tolerance of a PLL and compares their noise transfer characteristics to the PLL on various PCB boards. To make differences of the PDNs of PCBs, various PCBs with or without LDO and with several types of capacitors are tested. For evaluation of discrepancies between EM characteristics of an IC only and the IC on real boards, the analysis of the noise transfer characteristics according to the PDNs shows that it gives important information for the design having robust EM characteristics. DPI measurement results show that greatly improved immunity of the PLL in the low-frequency region according to using the LDO and a frequency change of the PLL according to the DPI could also check with TEM cell measurement spectrum.
