DOI QR코드

DOI QR Code

A Design of a Tile Based Rasterizer Using Memory Hierarchy Structure

메모리 계층 구조를 사용한 타일 기반 레스터라이져 설계

  • Received : 2015.12.15
  • Accepted : 2015.12.28
  • Published : 2015.12.31

Abstract

This paper proposes a design of efficient hierarchy structure in the tile based rasterizer. The proposed hierarchy structure avoids unnecessary calls of low level tile at which a calculation is not required. A low level tile is classified into three categories based on its maximum, minimum position, and inside outside test. The necessity of calculations on the corresponding low level tile can be determined by its classification. The overall amount of computations for graphic processing can be reduced by not calling for the low level tile with no calculation. The proposed hierarchy structure can reduce an execution time of graphic processing. It shows higher efficiency with the more vertex density of formulating 3D model.

본 논문은 타일 기반 레스터라이져에서 연산이 필요하지 않은 하위 계층에 대한 호출을 막아 연산의 효율을 올릴수 있는 계층 구조의 설계를 제안한다. 제안하는 계층 구조는 내외부 판정과 각 하위 계층이 가지는 타일의 최대 좌표값, 최소 좌표값을 이용하여 하위 계층을 3가지 형태로 분류한다. 각 하위 계층이 분류되는 형태에 따라 해당 계층의 연산의 필요 여부를 구분할 수 있으며 연산이 필요하지 않는 하위 계층에 대한 호출을 수행하지 않는 것으로 그래픽 처리과정의 전체 연산량을 줄일 수 있다. 제안하는 구조를 이용하여 하위 계층의 분류를 통해 그래픽 처리의 연산 시간을 줄일 수 있으며 3D 모델을 구성하는 정점의 밀집도가 클수록 높은 효율을 보인다.

Keywords

References

  1. Dong-young Yeo, "A Design of a 3D Graphics pipeline based on Multi-core Processor", The Graduate School of Seokyeong University, 2011.2
  2. Dool-Bong Jeon, "A Design of Rasterizer including clipping and culling function for a Mobile Graphics", The Graduate School of Seokyeong University, 2008.2
  3. Jang-seo Ku, "Design of a Rasterizer based on Parallel Processing Interpolation Algorithm for a Mobile GPU", The Graduate School of Seokyeong University, 2013.2
  4. Jeong-Ho Woo, "Mobile 3D Graphics SoC From Algorithm to Chip", WILEY, 2010
  5. Ramchan Woo, "Design and Implementation of Low-Power 3D Graphics SoC for Mobile Multimedia Applications", KAIST, 2004.6.
  6. W.F.P.W. Burgers "Tile-Based Rendering", Master's thesis. Technische Universiteit Eindhoven, Eindhoven, 2005.1
  7. Woo-Young Kim, "A Design of a Shader based on the Variable-Length Instruction for a Mobile GP-GPU", The Graduate School of Seokyeong University, 2010.2
  8. Xilinx, "VC707 User Guide", http://www.xilinx.com