전자공학회논문지 (Journal of the Institute of Electronics and Information Engineers)

  • 제50권10호
  • /
  • Pages.239-244
  • /
  • 2013
  • /
  • 2287-5026(pISSN)
  • /
  • 2288-159X(eISSN)
대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지
DOI QR코드

DOI QR Code

UVLO 보호기능이 추가된 LDO 레귤레이터 설계

Design of a Low Drop-out Regulator with a UVLO Protection Function

  • 박원경 (인제대학교 나노시스템공학과) ;
  • 이수진 (인제대학교 나노공학부) ;
  • 박용수 (충청대학교 전기전자학부) ;
  • 송한정 (인제대학교 나노공학부)
  • 투고 : 2013.05.06
  • 발행 : 2013.10.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 고속 PMIC(Power Management Integrated Circuit) 회로를 위한 저전압 입력 보호기능을 가지는 UVLO(Under Voltage Lock Out) 기능이 탑재된 LDO(Low Drop-Out) 레귤레이터를 설계하였다. 설계된 LDO 레귤레이터는 밴드갭 기준전압 회로, 오차 증폭회로, 파워 트랜지스터 등으로 이루어지진다. LDO 레귤레이터는 5 V 전원전압으로부터 3.3 V 출력을 갖도록 설계되었으며, 저전압 입력보호 기능을 하는 UVLO 회로는 전원부와 파워 트랜지스터 사이에 삽입된다. 또한 UVLO는 5 V 구동전압에서, 하강 시 2.7 V 에서 LDO 레귤레이터 동작을 멈추게 하고, 구동전압 상승 시 4.0 V 에서 LDO 레귤레이터가 정상 동작한다. $1{\mu}m$ 20 V 고전압 CMOS 공정을 사용하여 모의실험 한 결과, 설계한 LDO 레귤레이터는 5.88 mV/V의 라인레귤레이션을 가지고, 부하전류가 0 mA에서 200 mA로 변할 때 27.5 uV/mA의 로드레귤레이션을 보였다.

This paper presents a design of the CMOS LDO regulator with a UVLO protection function for a high speed PMIC. Proposed LDO regulator circuit consists of a BGR reference circuit, an error amplifier and a power transistor and so on. UVLO block between the power transistor and the power supply is added for a low input protection function. Also, UVLO block showed normal operation with turn-off voltage of 2.7V and turn-on voltage of 4 V in condition of 5 V power supply. Proposed circuit generated fixed 3.3 V from a supply of 5V. From SPICE simulation results using a $1{\mu}m$ high voltage CMOS technology, simulation results were 5.88 mV/V line regulation and 27.5 uV/mA load regulation with load current 0 mA to 200 mA.

키워드

참고문헌

  1. M. Paavola, M. Kamarainen, M. Saukoski, and K. Halonen, "A micropower low-dropout regulator with a programmable on-chip load capacitor for a low-power capacitive sensor interface", IEEE International Conference on Electronics, Circuits and Systems, pp. 450-453, 2008.
  2. Mohammad Al-Shyukh, Hoi Lee and Raul Perez, "A Transient-Enhanced Low-Quiescent Current Low-Dropout Regulator With Buffer Impedance Attenuation," IEEE J. Solid Stage Circuit, vol. 42, no.8, pp.1732-1742, Aug. 2007. https://doi.org/10.1109/JSSC.2007.900281
  3. Hoi Lee, T. Karnik, Philip K. T. Mok, Ka Nang Leung, "A design of low-power analog drivers based on slew-rate enhancement circuits for cmos low-dropout regulators," IEEE. J. Solid - State Circuit, Vol.52, No.9, pp.563-567, September, 2005.
  4. Man Siu, Philip K. T. Mok, Ka Nang Leung, Yat-Hei Lam, Wing-Hung Ki, "A voltage-mode pwm buck regulator with end-point prediction," IEEE TCAS II, vol. 53, no. 4, pp. 294-298, April 2006.
  5. R. G. Carvajal, J. Ramirez-Angulo, A. J. Lopez-Martin, A. Torralba, J. A. G. Galan, A. Carlosena, and F. M. Chavero, "The flipped voltage follower: a useful cell for low-voltage low-power circuit design", IEEE Trans. Circuits and Systems I, vol. 52, no. 7, pp. 1276-1291, 2005. https://doi.org/10.1109/TCSI.2005.851387
  6. Ho Jong Park, Yun Seok Heo, Yong Su Park, Nam Tae Kim and Han Jung Song, "Design of a Voltage Protection Circuit for DC-DC Converter of the Potable Device Application", IEEK, vol. 49, no. 1, pp. 18-23, Mar. 2012.

피인용 문헌

  1. Robust Start-up Circuit for Low Supply-voltage Reference Generator vol.52, pp.2, 2015, https://doi.org/10.5573/ieie.2015.52.2.106