전자공학회논문지 (Journal of the Institute of Electronics and Information Engineers)

  • 제50권8호
  • /
  • Pages.136-142
  • /
  • 2013
  • /
  • 2287-5026(pISSN)
  • /
  • 2288-159X(eISSN)
대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지
DOI QR코드

DOI QR Code

DDR4/GDDR5에서 고속동작을 위한 matrix형 CRC 및 XOR/XNOR

Matrix type CRC and XOR/XNOR for high-speed operation in DDR4 and GDDR5

  • 이중호 (용인대학교 컴퓨터과학과)
  • Lee, JoongHo (Department of Computer Science, Yongin University)
  • 투고 : 2013.03.27
  • 발행 : 2013.08.15
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

DDR4와 같은 고속동작을 위한 메모리 제품에서, 데이타의 신뢰도 증가를 위해 CRC 기능이 추가되었다. 기존의 CRC 방식은 많은 부가회로 면적과 지연시간이 요구되기 때문에 고속동작의 메모리 제품에서 CRC 계산을 위한 내부 타이밍 마진의 부족현상이 증가한다. 따라서 본 논문에서는 이러한 문제를 해결할 수 있도록 matrix형 CRC 방법을 제시하고 CRC 계산을 빠르게 할 수 있는 XOR/XNOR 게이트를 제시하였다. matrix형 CRC는 모든 홀수 비트오류를 검출 가능하며, 4의 배수비트 오류를 제외한 짝수비트오류도 검출가능하다. 또한 단일오류(single error)에 대해서는 오류 정정이 가능하여 메모리 제품과 시스템간의 CRC 오류로 인한 데이터 재 전송의 부하를 감소시킬 수 있다. 또한 기존 방식대비 부가회로면적을 57% 개선할 수 있다. 제안한 XOR/XNOR는 6개의 TR.(트랜지스터)로 구성하였으며, 기존의 CRC 대비 35%의 면적 오버헤드를 감소시킬 수 있으며, 50%의 게이트 지연을 감소시킬 수 있다.

CRC features have been added to increase the reliability of the data in memory products for high-speed operation, such as DDR4. High-speed memory products in a shortage of internal timing margin increases for the CRC calculation. Because the existing CRC requires many additional circuit area and delay time. In this paper, we show that the matrix-type CRC and a new XOR/XNOR gate could be improved the circuit area and delay time. Proposed matrix-type CRC can detect all odd-bit errors and can detect even number of bit errors, except for multiples of four bits. In addition, a single error in the error correction can reduce the burden of re-transmission of data between memory products and systems due to CRC errors. In addition, the additional circuit area, compared to existing methods can be improved by 57%. The proposed XOR gate which is consists of six transistors, it can reduce the area overhead of 35% compared to the existing CRC, 50% of the gate delay can be reduced.

키워드

참고문헌

  1. D. Graham-Smith, "IDF: DDR3 won''t catch up with DDR2 during 2009," in PC Pro, Aug. 2008.
  2. S. Yoon, B. Kim, Y. Kim, B. Chung, "A Fast GDDR5 Read CRC Calculation Circuit with Read DBI Operation," IEEE Asian Solid-Sate Circuits Conference, pp. 249-252, November, 2008.
  3. Seung-Jun Bae, Kwang-Il Park, "An 80 nm 4 Gb/s/pin 32 bit 512 Mb GDDR4 Graphics DRAM With Low Power and Low Noise Data Bus Inversion," IEEE Journal of Solid-State Circuits, Vol.43, pp. 121-131, January, 2008. https://doi.org/10.1109/JSSC.2007.908002
  4. K. Lin, C. Wu, "A Low-cost Realization of Multiple-input Exclusive-OR gates," ASIC Conference and Exhibit, Proceedings of the Eighth Annual IEEE International, pp. 307-10, September. 1995.
  5. H. Bui, Y. Wang, and Y. Jiang, "Design and Analysis of Low-Power 10-Transistor Full Adders Using Novel XOR-XNOR Gates," IEEE Transactions on Circuits and Systems II, Vol. 49, No. 1, pp. 25-0, January, 2002. https://doi.org/10.1109/82.996055
  6. H. Bui, Y. Wang, and Y. Jiang, "New 4-Transistor XOR and XNOR Designs," in Proc. 2nd IEEE Asia Pacific Conf. ASICs, pp.25-8, August, 2000.
  7. Kibong Koo, et al., "A 1.2V 38nm 2.4Gb/s/pin 2Gb DDR4 SDRAM with Bank Group and x4 Half-Page Architecture" IEEE International Solid State Circuits Conference, pp. 40-41, Feb. 2012.
  8. Kyomin Sohn, et al., "A 1.2V 30nm 3.2Gb/s/pin 4Gb DDR4 SDRAM With Dual-Error Detection and PVT-Tolerant Data-Fetch Scheme" IEEE Journal of Solid State Circuits, Vol.48, pp. 168-177, Jan. 2013. https://doi.org/10.1109/JSSC.2012.2213512
  9. Koopman, P. and Chakravarty T. "Cyclic Redundancy Code(CRC) Polynomial Selection For Embedded Networks" 2004 International Conference on Dependable Systems and Networks, pp. 145-154 28 June-1 July 2004.