DOI QR코드

DOI QR Code

A 2-Gbps Simultaneous Bidirectional Inductively-Coupled Link

동시 양방향 통신이 가능한 2-Gbps 인덕터 결합 링크

  • Jeon, Minki (Department of Electronics Computer Engineering, Hanyang University) ;
  • Yoo, Changsik (Department of Electronics Computer Engineering, Hanyang University)
  • 전민기 (한양대학교 전자컴퓨터통신공학과) ;
  • 유창식 (한양대학교 전자컴퓨터통신공학과)
  • Received : 2012.10.31
  • Published : 2013.03.25

Abstract

A simultaneous bidirectional inductively-coupled link is presented. In the conventional inductively-coupled link, data can be bidirectionally transmitted through channel, however not simultaneously. We propose simultaneous bidirectional link for higher data rate with effective echo cancellation technique. Each chip performs TX-mode and RX-mode simultaneously. Instead chip stacking for test, similar test enviroment is realized in a single chip that is fabricated in a $0.13-{\mu}m$ standard CMOS technology.

본 논문에서는 동시에 양방향 통신이 가능한 inductively-coupled link를 제안하고자 한다. 기존의 inductively-coupled link의 경우 채널을 통해 양방향 데이터 전송이 가능하지만 동시에 양방향으로 데이터 전송은 불가능하였다. Echo를 효과적으로 제거함으로써 동시에 양방향 통신이 가능하게 하였고 데이터 전송률 또한 높일 수 있었다. 동시에 양방향 통신 구조에서 각각의 chip은 송신과 수신을 동시에 수행한다. 테스트를 위해 3차원으로 chip을 적층하는 대신 하나의 chip 내에서 유사한 테스트 환경을 구현하였으며 $0.13-{\mu}m$ CMOS 공정을 이용하여 제작 되었다.

Keywords

References

  1. Muhannad S.Bakir and James D.Meindl, "Integrated interconnect technologies for 3D nanoelectronic systems," Artech House, pp. 389-478, 2009.
  2. H.Ishikuro, N.Miura and T.Kuroda, "Wideband inductive-coupling interface for high-performance portable system," in Proc. IEEE Custom Integr. Circuits Conf., pp. 13-20, 2007.
  3. N.Miura et al., "A 1Tb/s 3 W inductive-coupling transceiver for 3D-stacked inter-chip clock and data link," IEEE J.Solid-State Circuits, vol. 42, no. 1, pp. 111-122, Jan. 2007. https://doi.org/10.1109/JSSC.2006.886554
  4. 이장우, 유창식, "인덕티브 커플링 송수신 회로를 위한 신호 전달 기법," 전자공학회 논문지, 제48권 SD편, 제7호, 17-22쪽, 2011년 7월
  5. Robert J.Drost, and Bruce A.Wooley, "An 8-Gb/s/pin simultaneously bidirectional transceiver in 0.35-$\mu$m CMOS," IEEE J.Solid-State Circuits, vol. 39, no. 11, pp. 1894-1908 Nov. 2004. https://doi.org/10.1109/JSSC.2004.835837
  6. Y.Sugimori et al., "A 2Gb/s 15pJ/b/chip inductive-coupling programmable bus for NAND flash memory stacking," ISSCC Dig. Tech. Papers, pp.244-246, Feb. 2009.
  7. M.Saito et al., "A 2Gb/s 1.8pJ/b/chip inductive-coupling through-chip bus for 128-die NAND-flash memory stacking," ISSCC Dig. Tech. Papers, pp.440-441, Feb. 2010.