Journal of Korea Multimedia Society (한국멀티미디어학회논문지)

Korea Multimedia Society (한국멀티미디어학회)
권호 표지
DOI QR코드

DOI QR Code

Performance Analysis of Multicore Out-of-Order Superscalar Processor with Multiple Basic Block Execution

다중블럭을 실행하는 멀티코어 비순차 수퍼스칼라 프로세서의 성능 분석

  • 이종복 (한성대학교 정보통신공학과)
  • Received : 2012.08.25
  • Accepted : 2012.12.06
  • Published : 2013.02.28
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, the performance of multicore processor architecture is analyzed which utilizes out-of-order superscalar processor core using multiple basic block execution. Using SPEC 2000 benchmarks as input, the trace-driven simulation has been performed for the out-of-order superscalar processor with the window size from 32 to 64 and the number of cores between 1 and 16, exploiting multiple basic block execution from 1 to 4 extensively. As a result, the multicore out-of-order superscalar processor with 4 basic block execution achieves 22.0 % average performance increase over the same architecture with the single basic block execution.

본 논문에서는 다중블럭 실행을 이용하는 멀티코어 비순차 수퍼스칼라 프로세서 아키텍쳐의 성능을 분석하였다. 이것을 위하여 SPEC 2000 벤치마크를 입력으로 하며, 윈도우 크기가 32와 64이고 1개에서 4개의 다중블럭을 실행하는 멀티코어 비순차 수퍼스칼라 프로세서에 대하여 1 코어에서 16 코어까지 광범위한 모의실험을 수행하였다. 모의실험 결과, 4개의 다중블럭을 실행하는 멀티코어 비순차 수퍼스칼라 프로세서는 같은 사양에서 단일 블럭을 실행할 때보다 평균 22.0%의 성능 향상을 가져왔다.

Keywords

References

  1. P. K. Dubey, G. B. Adams III, and M. J. Flynn, "Instruction Window Size Trade-Offs and Characterization of Program Parallelism," IEEE Transactions on Computers, Vol. 43, pp. 431-442, 1994. https://doi.org/10.1109/12.278481
  2. T. Yeh, D. T. Marr, and Y. N. Patt, "Increasing the Instruction Fetch Rate via Multiple Branch Prediction and a Branch Address Cache," The 7th International Conference on Supercomputing, pp. 67-76, 1993.
  3. 이종복, "대형 윈도우에서 다중 분기 예측법을 이용하는 수퍼스칼라 프로세서의 프로화일링 성능 모델," 대한전기학회논문지, 제58권, 제7 호, pp. 1443-1449, 2009. 7.
  4. T. Ungerer, B. Robic, and J. Silk, "Multithreaded Processors," The Computer Journal, Vol. 45, No. 3, pp. 320-348, 2002. https://doi.org/10.1093/comjnl/45.3.320
  5. 박상수, "다중 멀티미디어 스트리밍을 위한 멀티코어 시스템 기반의 실시간 스케줄링 기법," 한국멀티미디어학회논문지, 제14권, 제11호, pp. 1478-1490. 2011년 11월. https://doi.org/10.9717/kmms.2011.14.11.1478
  6. T. N. Vijaykumar and G. S. Sohi, "Task Selection for a Multiscalar Processor," 31st International Symposium on Microarchitecture, Dec. pp. 81-92, 1998.
  7. T-Y. Yeh and Y. N. Patt, "Alternative Implementations of Two-Level Adaptive Branch Prediction," Proceedings of the 19th International Symposium on Computer Architecture, pp. 124-134, 1992.
  8. A. Rico, A. Duran. F. Cabarcas, Y. Etsion, A. Ramirex, and M. Valero, "Trace-Driven Simulation of Multithreaded Applications," ISPASS, pp. 87-96, Apr. 2011.
  9. T. Austin, E. Larson, and D. Ernest, "SimpleScalar : An Infrastructure for Computer System Modeling," Computer, Vol. 35, No. 2, pp. 59-67, 2002. https://doi.org/10.1109/2.982917
  10. S. Biswas, D. Franklin, A. Savage, R. Dixon, T. Sherwood, and F. T. Chong, "Multi-Execution : Multicore Caching for Data-Similar Executions," Proceedings of the 36th Annual International Symposium on Computer Architecture, pp. 164-173, 2009.
  11. M. Monchiero, J. H. Ahn, A. Falcon, D. Ortega, and P. Faraboschi, "How to Simulate 1000 Cores," ACM SIGARCH Computer Architecture News Archive, Vol. 37, Issue 2, pp. 10-19, 2009. https://doi.org/10.1145/1577129.1577133