DOI QR코드

DOI QR Code

Soft error correction controller for FPGA configuration memory

FPGA 재구성 메모리의 소프트에러 정정을 위한 제어기의 설계

  • Baek, Jongchul (Department of Computer Science and Engineering, Chungnam National University) ;
  • Kim, Hyungshin (Department of Computer Science and Engineering, Chungnam National University)
  • 백종철 (충남대학교 컴퓨터공학과) ;
  • 김형신 (충남대학교 컴퓨터공학과)
  • Received : 2012.07.27
  • Accepted : 2012.11.08
  • Published : 2012.11.30

Abstract

FPGA(Field Programmable Gate Array) devices are widely used due to their merits in circuit development time, and development cost. Among various FPGA technologies, SRAM-based FPGAs have large cell capacity so that they are attractive for complex circuit design and their reconfigurability. However, they are weak in space environment where radiation energy particles cause Single Event Upset(SEU). In this paper, we designed a controller supervising SRAM-based FPGA to protect configuration memory inside. The controller is implemented on an Anti-Fusing FPGA. Radiation test was performed on the implemented computer board and the result show that our controller provides better SEU-resilience than TMR-only system.

FPGA(Field Programmable Gate Array) 디바이스는 회로의 개발 기간을 단축할 수 있으며, 낮은 비용으로 자체적인 회로를 구현할 수 있다는 장점이 있다. FPGA 중에서도 SRAM기술을 사용하는 FPGA는 게이트의 집적도가 높아 복잡한 회로의 구현이 가능하고, 구현한 회로를 동적으로 변경할 수 있는 특징이 있어, 최근 인공위성의 탑재컴퓨터에 그 사용빈도가 증가하고 있는 추세다. 그러나, SRAM 기반 FPGA는 우주 방사선 입자들에 의한 오류 현상인 단일사건오류에 취약하여, 우주에서 사용할 때에는 이를 검출하고, 정정할 수 있는 회로를 탑재해야 한다. 이 논문에서는 FPGA의 내부 모듈 중에서 SEU에 가장 취약한 재구성 메모리를 보호하는 제어기를 설계하였다. 제어기는 SEU에 강한 Anti-Fuse방식의 FPGA에 구현하였으며, 실제 회로 구현 후, 방사능 시험을 수행한 결과, 본 연구에서 제안한 재구성 메모리 보호 제어기를 기존의 TMR회로와 함께 사용하면, 보다 우수한 고장허용성을 갖는 것을 입증하였다.

Keywords

References

  1. Agustin Fernandez-Leon, "Field programmable gate arrays in space", IEEE Instrumentation & measurement magazine, Vol.6, No.4, pp.42-48, 2003. https://doi.org/10.1109/MIM.2003.1251482
  2. F. Vargas and M. Nicolaidis, "SEU-tolerant SRAM design based on current monitoring", Proc. of 24th Intl. Symp. on fault-tolerant computing, pp.106-115, IEEE, 1994.
  3. H. S. Kim, J. H. Park, K. H. Kim and S.D. Choi, "On-board computer system for KITSAT - The first Korean satellite," IEEE/AIAA 13th Digital Avionics Systems Conference, pp.34-39, Oct. 1994.
  4. E. Fuller et al, "Radiation characterization, and SEU mitigation, of Virtex FPGA for space-based reconfigurable computing", Presented at NSREC, Oct. 2000.
  5. C. Carmichael. "Triple Module Redundancy Design Techniques for Virtexm$\circledR$ Series FPGA", Application Notes 197. San Jose, USA: Xilinx, 2000.
  6. Kastensmidt, F. L., L. Sterpone, et al. "On the Optimal Design of Triple Modular Redundancy Logic for SRAM-based FPGAs." Proceedings of Design, Automation and Test in Europe, pp.290-295, 2005.
  7. Adell, P and G. Allen, "Assessing and mitigating radiation effects in Xilinx FPGAs", JPL Publication, 08-9, 2008.
  8. C. Bolchini et al, "TMR and partial dynamic reconfiguration to mitigate SEU faults in FPGAs", Proc. of 22nd IEEE Int. Symp. on Defect and Fault Tolerance in VLSI Systems, pp.87-95, 2007.
  9. J. J. Wang, "Radiation effects in FPGAs", Actel cooperation
  10. Xilinx, "Virtex-4 Configuration Guide", UG071, 2007.
  11. Jiri Gaisler, "Leon Sparc processor, The past, present, and future", http://www.gaisler.com