초록
본 논문에서 위성통신 단말에 적용할 PLL 주파수 합성기의 잡음 특성을 분석하였고, 주파수 간격(step size)을 작게하면서 저 위상잡음 특성을 갖도록 설계 및 구현하였다. 구현된 주파수 합성기 모듈은 950~1450 MHz 대역에서 -2dBm 이상의 출력을 보였으며, 위상잡음은 10kHz offset에서 -101dBc/Hz로 측정되었다. 주파수 합성기의 위상잡음 특성을 분석한 결과 루프대역 내에서의 위상잡음은 분주기 값을 작게 하기위한 LO의 특성을 따라 감을 알 수 있었다.
In this paper, we present the high resolution and low phase noise frequency synthesizer for satellite terminal. To improve the phase noise of frequency synthesizer, we analyze how the configuration of frequency synthesizer affect the phase noise. The implemented frequency synthesizer reduce the phase noise and show the high resolution. The output power of this frequency synthesizer is over -2dBm in 950~1450MHz and the phase noise of the -101dBc/Hz at 10kHz frequency offset.
