Journal of the Korea Academia-Industrial cooperation Society (한국산학기술학회논문지)

The Korea Academia-Industrial cooperation Society (한국산학기술학회)
권호 표지
DOI QR코드

DOI QR Code

A Active Replica LDO Regulator with DC Matching Circuit

DC정합회로를 갖는 능동 Replica LDO 레귤레이터

  • 유인호 (전북대학교 IT응용시스템공학과) ;
  • 방준호 (전북대학교 IT응용시스템공학과) ;
  • 유재영 (전북대학교 IT응용시스템공학과)
  • Received : 2011.04.27
  • Accepted : 2011.06.09
  • Published : 2011.06.30
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, an active replica Low-dropout(LDO) regulator with DC voltage matching circuit is presented. In order to match the voltage between replica and output of regulator, DC voltage matching circuit is designed. The active replica low dropout regulator has higher Power Supply Rejection(PSR) than that of conventional regulator. The designed DC voltage matching circuit can reduce the drawback that may be occurred in replica regulator. And using fully active element in regulator can reduce the chip area and heat noise with resistor. As results of HSPICE simulation with 0.35um CMOS parameter, the designed active replica LDO regulator achieves Power Supply Rejection, -28@10Hz better than -17@10Hz of conventional replica regulator without DC matching circuit. And the output voltage is 3V.

본 논문에서는 DC 정합회로를 갖는 능동 Replica LDO 레귤레이터에 대하여 나타내었다. Replica단과 출력단의 DC전압을 정합하기 위하여 DC정합회로를 설계하였다. 능동 Replica LDO 레귤레이터의 PSR특성은 일반적인 레귤레이터 보다 큰 값을 가질 수 있다. 설계된 DC정합회로는 Replica 레귤레이터에서 발생할 수 있는 단점을 줄여준다. 또한 전체회로를 능동회로로 설계함으로써 칩면적을 줄이고 수동저항을 사용할 때 발생하는 열잡음을 제거할 수 있다. 0.35um CMOS 파라미터를 사용하여 HSPICE 시뮬레이션한 결과, DC정합회로를 이용하여 설계된 레귤레이터의 PSR특성은 -28dB@10Hz로써 DC정합회로를 사용하지 않는 일반적인 레귤레이터의 -17dB@10Hz보다 개선될 수 있음을 확인하였다. 레귤레이터의 DC출력 전압은 3V이다.

Keywords

References

  1. Hoi Lee "A Design of Low-Power Analog Drivers Based on Slew-Rate Enhancement Circuits for CMOS Low-Dropout Regulators", IEEE. J. Solid-state Circuit, 2005.
  2. Al-Shyoukh, Lee, Perez, "A Transient-Enhanced Low- Quiescent Current Low-Dropout Regulator", IEEE JSSC, 2007.
  3. Bang S.Lee, "Technical Review of LDO Voltage Regulator Operation and Performance" Texas Instrument, SLVA072 Aug.1999.
  4. s.k. Lau, "A Low-Dropout Regulator for SoC With Q-Reduction" IEEE J.Solid-state Circuit, 2007.
  5. P. Hazucha, T. Karnil, A. Bloechel, C. Parson, "Area-Efecient Linear Regulator With Ultra Fast Load Regulation," IEEE.J. Solid-State Circuit, Vol.40, No4, April, 2005.
  6. Carvajal, J. "The Dlipped Voltage Follower a useful cell for Low-Power Circuit Design" IEEE Trans. Circuits and System. 2005.
  7. Thomas, "A 1.25-5 GHz Clock Generator With High-Bandwidth Supply-Rejection Using a Regulated -Replica Regulator in 45-nm CMOS. IEEE j. Solid Circuit, 2009.