비아 절단 구조를 사용한 DRAM 패키지 기판

DRAM Package Substrate Using Via Cutting Structure

  • 김문정 (공주대학교 전기전자제어공학부)
  • Kim, Moon-Jung (Division of Electrical Electronics and Control Engineering, Kongju National University)
  • 투고 : 2011.01.04
  • 심사 : 2011.06.28
  • 발행 : 2011.07.25

초록

본 논문에서는 비아 절단 구조를 제안하고 2층 구조의 DRAM 패키지 기판 설계에 적용하여 낮은 임피던스를 가지는 파워 분배망(Power Distribution Network)을 구현하였다. 제안한 신규 비아 구조는 비아의 일부가 절단된 형태이고 본딩 패드와 결합하여 넓은 배선 면적을 필요로 하지 않는 장점을 가진다. 또한 비아 절단 구조를 적용한 설계에서는 본딩 패드에서 VSSQ까지의 배선 경로를 효과적으로 단축시킴으로써 PDN 임피던스를 개선시킬 수 있다. DRAM 패키지 기판 상의 윈도우 영역 형성과 동시에 비아의 일부 영역이 제거되므로 비아 절단 구조 제작을 위한 추가적인 공정은 없다. 또한 비아 홀 내부를 솔더 레지스트로 채움으로써 버(Burr) 발생을 최소화하였으며, 이를 패키지 기판 단면 촬영을 통해 검증하였다. 비아 절단 구조의 적용 및 VDDQ/VSSQ 배치에 의한 PDN 임피던스 변화를 검증하기 위해서 3차원 전자장 시뮬레이션 및 네트워크 분석기 측정을 통해 기존 방식을 적용한 패키지 기판과 비교 검증을 진행하였다. 신규 DRAM 패키지 기판은 대부분의 주파수 범위에서 보다 우수한 PDN 임피던스를 가졌으며, 이는 제안한 비아 절단 구조와 파워/그라운드 설계 배치가 PDN 임피던스 감소에 효과적임을 증명한다.

A new via cutting structure in 2-layer DRAM package substrate has been fabricated to lower its power distribution network(PDN) impedance. In new structure, part of the via is cut off vertically and its remaining part is designed to connect directly with the bonding pad on the package substrate. These via structure and substrate design not only provide high routing density but also improve the PDN impedance by shortening effectively the path from bonding pad to VSSQ plane. An additional process is not necessary to fabricate the via cutting structure because its structure is completed at the same time during a process of window area formation. Also, burr occurrence is minimized by filling the via-hole inside with a solder resist. 3-dimensional electromagnetic field simulation and S-parameter measurement are carried out in order to validate the effects of via cutting structure and VDDQ/VSSQ placement on the PDN impedance. New DRAM package substrate has a superior PDN impedance with a wide frequency range. This result shows that via cutting structure and power/ground placement are effective in reducing the PDN impedance.

키워드

참고문헌

  1. M. Swaminathan, J. Kim, I. Novak, and J. P. Libous "Power Distribution Networks for System-on-Package: Status and Challenges," IEEE Trans. Advanced Packaging, Vol. 27, No. 2, pp. 286-230, 2004. https://doi.org/10.1109/TADVP.2004.831897
  2. Ralf Schmitt, Joong-Ho Kim, Dan Oh, and Chuck Yuan, "Power Delivery Design for 800MHz DDR2 Memory Systems in Low-Cost Wire-Bond Packages," Electronic Components and Technology Conference, pp. 222-228, 2006.
  3. Jun So Pak, Chunghyun Ryu, Jaemin Kim, Yujeong Shim, Gawon Kim, and Joungho Kim, "Wideband low power distribution network impedance of high chip density package using 3-D stacked through silicon vias," Asia-Pacific Symposium on Electromagnetic Compatibility, pp. 351-354, 2008.
  4. Jun Chen and Lei He, "Efficient In-Package Decoupling Capacitor Optimization for I/O Power Integrity," IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 26, No. 4, pp. 734-738, 2007. https://doi.org/10.1109/TCAD.2006.888262
  5. Jongjoo Lee, Taejoo Hwang, Sungho Mun, Soonyong Hur, Tae-Gyeong Chung, and Younghee Song, "High-performance Substrate Design for DRAM Flip-chip Interconnection using Etch-back Process," Electronic Components and Technology Conference, pp. 323-328, 2007.
  6. Chong Chin Hui, "2-Metal-Layer Interposer for High-Speed Devices," Electronics Packaging Technology Conference, pp. 311-316, 2009.
  7. J. Fang, D. Xue, and Y. Chen, "Effects of losses in power planes in the simulation of simultaneous switching noise," Electrical Performance of Electronic Packaging, pp. 110-112, 1994.
  8. 류순걸, 어영선, 심종인, "고속/고밀도 VLSI 회로의 공진현상을 감소시키기 위한 효율적인 파워/그라운드 네트워크 설계," 전자공학회논문지-SD, 제43권 제7호, 29-37쪽, 2006년.
  9. 권종화, 곽상일, 심동욱, 윤재훈 "고속 시스템의 다층 PCB 구조에서 광대역 SSN 억제를 위한 삼각형태의 EBG 단위셀 구조 설계," 대한전자공학회 하계종합학술대회, 163-164쪽, 2009년.