초록
엑티브 셔터 안경 기반 3DTV와 페시브 편광 필터 안경 방식 3DTV의 화질 비교는 최근에 이슈로 대두되고 있다. 엑티브 셔터 안경 방식 기술이 Full-HD 3D영상 구현이 가능함에도 불구하고 스테레오 영상에 대한 동기 신호의 전송, 수신, 및 재구성 과정 중에 내부/외부 잡음 환경에 영향을 받아 3D안경에 탑재된 동기화 프로세서 칩의 오동작으로 영상 플리커가 자주 발생한다. 이러한 문제를 극복하기 위해 동기 신호에 실리는 잡음의 제거 및 오차 보정을 추가적으로 수행하는 과정이 필요하며 이로 인해 추가로 소모되는 전력이 증가하고 있다. 본 논문에서는 3DTV 엑티브 셔터 안경을 위한 동기 신호 처리 프로세서를 구현하는 저 전력 이산 사건 (Discrete-Event) 기반 SoC (DE-SoC)칩을 제안한다. 이를 위해 이벤트 적재기와 소수점 타이머 하드웨어를 구현한다. 제안한 기법을 통해 실시간으로 수신되는 동기 수신 회로 구동을 최대한 지연시킴으로써 전력을 소모하는 하드웨어를 부분을 최소화 하며 소수점 타이머를 이용하여 동기 신호 수신 부를 완전히 정지시킨 상태에서도 일정 시간 동기를 유지하는 특성을 이용하여 무선 동기 수신부의 전력소모를 줄이고 외부 잡음의 영향을 완벽하게 차단할 수 있다. 제안한 기법을 위해 약 15,000개의 로직 게이트와 1Kbytes SRAM 버퍼를 추가로 사용한다. 그럼에도 불구하고 전력 소모는 기존대비 약 20%이하로 떨어질 뿐만 아니라 TV로부터 오는 동기 신호 없이도 2시간동안 1%정도의 동기 오차를 보여준다.
Debates concerning the competitive edge of leading 3DTV technology of the shutter glasses (SG) 3D and the film-type patterned retarder (FPR) are flaring up. Although SG technology enables Full-HD 3D vision, it requires complex systems including the sync transmitter (emitter), the sync processor chip, and the LCD lens in the active shutter glasses. In addition, the transferred sync-signal is easily affected by the external noise and a 3DTV viewer may feel flicker-effect caused by cross-talk of the left and right image. The operating current of the sync processor in the 3DTV active shutter glasses is gradually increasing to compensate the sync reconstruction error. The proposed chip is a low-power hardware sync processor based discrete-event SoC(system on a chip) designed specifically for the 3DTV active shutter glasses. This processor implements the newly designed power-saving techniques targeted for low-power operation in a noisy environment between 3DTV and the active shutter glasses. This design includes a hardware pre-processor based on a universal edge tracer and provides a perfect sync reconstruction based on a floating-point timer to advance the prior commercial 3DTV shutter glasses in terms of their power consumption. These two techniques enable an accurate sync reconstruction in the slow clock frequency of the synchronization timer and reduce the power consumption to less than about a maximum of 20% compared with other major commercial processors. This article describes the system's architecture and the details of the proposed techniques, also identifying the key concepts and functions.