대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

멀티채널 기가비트 CMOS 광 송신기 회로

A Multi-Channel Gigabit CMOS Optical Transmitter Circuit

  • 탁지영 (이화여자대학교 공과대학 전자공학과) ;
  • 김혜원 (이화여자대학교 공과대학 전자공학과) ;
  • 신지혜 (이화여자대학교 공과대학 전자공학과) ;
  • 이진주 (이화여자대학교 공과대학 전자공학과) ;
  • 박성민 (이화여자대학교 공과대학 전자공학과)
  • Tak, Ji-Young (Department of Electronics Eng., Ewha Womans University) ;
  • Kim, Hye-Won (Department of Electronics Eng., Ewha Womans University) ;
  • Shin, Ji-Hye (Department of Electronics Eng., Ewha Womans University) ;
  • Lee, Jin-Ju (Department of Electronics Eng., Ewha Womans University) ;
  • Park, Sung-Min (Department of Electronics Eng., Ewha Womans University)
  • 투고 : 2011.09.28
  • 발행 : 2011.12.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 $0.18{\mu}m$ CMOS 공정을 이용하여 초고속 디지털 인터페이스 응용을 위한 4-채널 광 송신기를 구현하였다. 특히 VCSEL 드라이버 회로 내에 피드포워드 기법을 사용하였고, 프리앰프 회로 내에 펄스 폭 컨트롤 기법을 사용함으로써, 채널 당 2.5-Gb/s 동작속도를 가지며, 4mA의 바이어스 전류 및 $2{\sim}8mA_{pp}$의 모듈레이션 전류를 구동하고, 펄스 폭 왜곡을 줄이는 효과를 갖는다. 4-채널 광 송신기 어레이 칩의 면적은 $1.0{\times}1.7mm^2$ 이며, 단일 1.8V 전원전압에서 최대전류 구동 시 채널당 35mW의 낮은 전력을 소모한다.

This paper presents a 4-channel optical transmitter circuit realized in a $0.18{\mu}m$ CMOS technology for high-speed digital interface. Particularly, the VCSEL driver exploits the feed-forward technique, and the pre-amplifier employs the pulse-width control. Thus, the optical transmitter operates at the bias current up to 4mA and the modulation current from $2{\sim}8mA_{pp}$. with the pulse-width distortion compensated effectively. The 4-channel optical transmitter array chip occupies the area of $1.0{\times}1.7mm^2$ and dissipates 35mW per channel at maximum current operations from a single 1.8V supply.

키워드

참고문헌

  1. K. Park et al., "A 4-channel 12.5Gb/s Common-Gate Transimpedance Amplifier Array for DVI/HDMI Applications", IEEE Proc. of ISCAS, pp.2192-2195, May 2007.
  2. B. -Y. Choi et al., "A 1Gb/s Optical Transceiver Array Chipset for Automotive Wired Interconnects", IEEE Proc. of ISCAS, pp.181-184, May 2007.
  3. S. M. Park and H. -J. Yoo, "1.25-Gb/s Regulated Cascode CMOS Transimpedance Amplifier For Gigabit Ethernet Application", IEEE J. of Solid-State Circuits, Vol. 39, No.1, pp.112-121, Jan. 2004. https://doi.org/10.1109/JSSC.2003.820884
  4. B. Razavi, Design of Integrated Circuits for Optical Communications, Chapter 3, McGraw-Hill, New York, 2003.
  5. J. .W. Han et al., "A 2.5-Gb/s ESD-Protected Dual-Channel Optical Transceiver Array", IEEE Asian Solid-State Circuits Conference, pp. 156-159, Nov. 2007
  6. P. Gui et al., "A 2-Gb/s 0.5-$\mu$m CMOS Parallel Optical Transceiver With Fast Power-On Capability", IEEE J. of Lightwave Technology, Vol. 22, No. 9, pp.2135-2148, Sept. 2004. https://doi.org/10.1109/JLT.2004.833264
  7. D. Kucharski et al., "A 20 Gb/s VCSEL Driver with Pre-Emphasis and Regulated Output Impedance in 0.13$\mu$m CMOS", IEEE Tech. Digest of ISSCC, pp. 222-594, Feb. 2005.
  8. 이기혁, 성창경, 최우영, "위상검출기 출력을 이용한 백플레인용 5Gb/s CMOS 적응형 피드포워드 이퀄라이저", 전자공학회논문지 SD편, 제44권, 5호, 50-57쪽, 2007년.
  9. 문용삼, "차동 연결된 Varactor를 이용한 6Gb/s CMOS 피드포워드 이퀄라이저", 전자공학회논문지 SD편, 제46, 2호, 64-70쪽, 2009년.
  10. E. Sackinger, Broadband Circuits for Optical Fiber Communication, John Wiley & Sons, New York, 2005.