Journal of KIISE:Computer Systems and Theory (한국정보과학회논문지:시스템및이론)

Korean Institute of Information Scientists and Engineers (한국정보과학회)
권호 표지

WADPM : Workload-Aware Dynamic Page-level Mapping Scheme for SSD based on NAND Flash Memory

낸드 플래시 메모리 기반 SSD를 위한 작업부하 적응형 동적 페이지 매핑 기법

  • 하병민 (성균관대학교 전자전기컴퓨터공학과) ;
  • 조현진 (성균관대학교 전자전기컴퓨터공학과) ;
  • 엄영익 (성균관대학교 정보통신공학부)
  • Received : 2010.03.09
  • Accepted : 2010.05.04
  • Published : 2010.08.15
Download PDF
⟨ Previous Next ⟩

Abstract

The NAND flash memory based SSDs are considered to replace the existing HDDs. To maximize the I/O performance, SSD is composed of several NAND flash memories in parallel. However, to adopt the hybrid mapping scheme in SSD may cause degradation of the I/O performance. In this paper, we propose a new mapping scheme for the SSD called WADPM. WADPM loads only necessary mapping information into RAM and dynamically adjusts the size of mapping information in the RAM. So, WADPM avoids the shortcoming of page-level mapping scheme that requires too large mapping table. Performance evaluation using simulations shows that I/O performance of WADPM is 3.5 times better than the hybrid-mapping scheme and maximum size of mapping table of WADPM is about 50% in comparison with the page-level mapping scheme.

낸드 플래시 메모리를 이용한 SSD(Solid State Disk)는 하드 디스크를 대체할 매체로 주목받고 있다. SSD는 성능을 최대화 하기 위해 다수의 낸드 플래시 메모리를 병렬적으로 구성한다. 하지만 SSD에 하이브리드 매핑 기법을 적용할 경우 SSD의 특징으로 인해 성능 감소가 발생 가능하다. 본 논문에서는 SSD를 위한 페이지 매핑 기반의 WADPM (Workload-Aware Dynamic Page-level Mapping Scheme) 기법을 제안한다. WADPM은 필요한 매핑 정보만 RAM에 상주하며 또한 매핑 정보의 적중률에 따라 매핑 정보의 크기를 동적으로 변경시킨다. 이로 인해 페이지 매핑 기법의 단점인 매핑 테이블의 크기가 큰 것을 예방한다. 실험을 통해 WADPM 기법은 하이브리드 매핑 기법에 비해 최대 3.5배의 성능향상을 보이며, 매핑 테이블의 크기는 페이지 매핑 기법에 비해 최대 50%만 유지되는 것을 보인다.

Keywords

References

  1. T. Dinkelman, "SSDs A Shift in Data Storage," in Proc. of Flash Memory Summit, 2008.
  2. Samsung Corporation. K9XXG08XXM Flash Memory Specification. http://www.samsung.com.
  3. The serial ATA international organization, http://www.serialata.org.
  4. N. Agrawal, V. Prabhakaran, T. Wobber, J. D. Davis, M. Manasse and R. Panigrahy, "Design Tradeoffs for SSD Performance," in Proc. of USENIX Technical Conference, 2008.
  5. J-Y. Shin, Z-L. Xia, N-Y. Xu, R. Gao, X-F. Cai, S. Maeng and F-H. Hsu, "FTL Design Exploration in Reconfigurable High-Performance SSD for Server Applications," Int'l Conf. on Supercomputing (ICS'09), 2009.
  6. T.-S. Chung, D.-J. Park, S. Park, D.-H. Lee, S.-W. Lee and H.-J. Song, "System Software for Flash Memory: A Survey," in proc. of Int'l Conf. of Embedded and Ubiquitous Computing (EUC'06), 2006.
  7. J. Kim, J. M. Kim, S. H. Noh, S. L. Min and Y. Cho, "A space efficient flash translation layer for compact flash systems," IEEE Transactions on Consumer Electronics, 2002.
  8. S.-W. Lee, D.-J. Park, T.-S. Chung, D.-H. Lee, S. Park and H.-J. Song, "A log buffer-based flash translation layer using fully-associative sector translation," ACM Transactions on Embedded Computing Systems, 2007.
  9. C. Park, W. Cheon, J. Kang, K. Roh, W. Cho and J.-S. Kim, "A reconfigurable FTL (Flash Translation Layer) architecture for NAND flash based applications," ACM Transactions on Embedded Computing Systems, 2008.
  10. H.-J. Cho, D. Shin and Y. I. Eom, "KAST: K-Associative Sector Translation for NAND Flash Memory in Real-Time Systems," in Proc. of Design, Automation and Test in Europe (DATE'09), 2009.
  11. Bonnie++ filesystem benchmark, http://www.coker.com.au/bonnie++.
  12. IOzone filesystem benchmark, http://www.iozone.org/.