Design of Special Function Unit for Vectorized SIMD Programmable Unified Shader

벡터화된 SIMD 프로그램어블 통합 셰이더를 위한 특수 함수 유닛 설계

  • Received : 2010.02.01
  • Published : 2010.05.25

Abstract

Rendering technique generating 2 dimensional image to give reality and high performance graphical processor for efficient processing of massive data are necessary to support realistic 3 dimensional graphical image. Recently, graphical hardwares have evolved rapidly. This enables high quality rendering effect that we were unable to process in realtime. Improving shading technique enabled us to render realistic images but still much time is required for this process. Multiple operational units are being integrated in a graphical processor for effective floating point operation using massive data to process almost real looking images. In this paper, we have designed and implemented a special functional unit to support high quality 3 dimensional computer graphic image on programmable integrated shader processor. We have done evaluation through functional level simulation of designed special functional unit. Hardware resource usage rate and execution speed are measured implementing directly on FPGA Virtex-4(xc4vlx200).

현실감 있는 3차원 그래픽 영상을 지원하기 위해서는 3차원의 그래픽 데이터를 기반으로 사실감을 부여하여 2차원 영상을 생성하는 렌더링 기술과 방대한 양의 데이터에 대해 복잡한 연산을 효율적으로 처리할 수 있는 고성능 그래픽 프로세서가 요구된다. 이로 인해 그래픽 하드웨어는 급속히 발전하였고 기존에 실시간 처리가 불가능했던 여러 고급 렌더링 효과들을 가능하게 하고 있다. 과거에 비해 셰이딩 기술이 발전하면서 사실적인 영상의 렌더링이 가능하게 되었으나 아직 많은 계산 시간을 필요로 하고 있다. 실사와 같은 영상을 빠르게 처리하기 위해서 그래픽 프로세서는 많은 데이터에 대해 복잡한 부동소수점 연산을 효율적으로 처리 할 수 있도록 다수의 연산유닛이 집적되는 방향으로 발전하고 있다. 본 논문에서는 프로그램어블 통합 셰이더 프로세서에서 고성능 3차원 컴퓨터 그래픽 영상을 지원하기 위해 특수 함수 유닛을 설계하고 구현하였다. 설계한 특수 함수 유닛에 대해 기능적 레벨의 시뮬레이션을 하여 동작을 검증 하였으며, FPGA Virtex-4(xc4vlx200)에 구현하여 하드웨어 리소스 사용율과 동작속도를 확인 하였다.

Keywords

References

  1. T. A. Moller and E. Haines, "Real-Time Renderi ng," A.K. Peters, 2002.
  2. John D. Owens, David Luebke, Naga Govindaraj u, Mark Harris, Jens Kruger, Aaron E. Lefohn, and Tim Purcell. "A Survey of General-Purpose Computation on Graphics Hardware". Computer Graphics Forum, volume 26, number 1, 2007.
  3. B. Atabek and A. Kimar, "Implementability of Shading Models for Current Game Engines," ICCES,pp. 427-432, 2008.
  4. A. Watt, "3D Computer Graphics Third Edition," ADDISON WESLEY, 2000.
  5. 이윤섭, 정진하, 김도형, 최상방, "그래픽 스트림 프로세서의 마이크로 아키텍쳐와 제어부 설계에 관한 연구," 대한전자공학회 하계종합학술대회 논문집II, pp. 571-572, Jul., 2007.
  6. 윤준철, 정진하, 신광식, 김도형, 최상방, "3D 그래픽처리를 위한 ALU 설계," 대한전자공학회 하계종합학술대회 논문집 II, pp. 569-570, Jul. 2007.
  7. 김경섭, 장문석, 윤완오, 최상방, "벡터연산 SIMD 그래픽 프로세서를 위한 멀티포트 레지스터 파일설계," 대한전자공학회 논문지 제 45권 SD편 9호, 2008, pp. 85-95.
  8. U. J. Kapasi, W. K. Dally, S. Rixner, J. D. Owe ns, and B. Khailany, "The Imagine Stream Proce ssor," in proceedings of 2002 IEEE International Conference on Computer Design, 2002.
  9. B. Khailany, "Imagine: Media Processing with St reams," IEEE Micro, Vol. 21, No. 2, pp. 35-46, Mar. 2001.
  10. I. Buck, et al., "Brook for GPUs: Stream Compu ting on Graphics Hardware," in proceedings of ACM SIGGRAPH, 2004.
  11. M. D. Ercegovac and T. Lang, "Digital Arithmet ic," Morgan Kaufmann Publishers - An Imprint of Elsevier Science, 2004.