Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A Digitally Controllable Hysteresis CMOS Monolithic Comparator Circuit

히스테리시스가 디지털로 제어되는 CMOS 비교기 IC 회로

  • Received : 2010.07.29
  • Accepted : 2010.10.05
  • Published : 2010.11.25
Download PDF
⟨ Previous Next ⟩

Abstract

A novel hysteresis tunable monolithic comparator circuit based on a $0.35{\mu}m$ CMOS process is suggested, designed, fabricated, measured and analyzed in this paper. To tune the threshold voltage of the hysteresis in the comparator circuit, two external digital bits are used with supply voltage of 3.3V.

본 논문에서는 주변의 간섭 잡음의 변화가 큰 RFID 환경에서 입력 신호를 구형파로 복원할 때 히스테리시스의 문턱전압을 디지털적으로 제어하여 신호 수신 신뢰도를 높이기 위한 비교기 회로를 0.35 마이크론 선폭의 CMOS IC 로 제안 하고 분석, 설계 후 제작하여 전기적 특성을 측정, 비교, 분석하였다. 이론에서 예측한 디지털 제어 비트의 변화에 대한 히스테리시스의 문턱전압의 가변성이 실험에서 잘 일치함을 입증하였다.

Keywords

References

  1. K. Udo and F. Martin, "Fully Integrated Passive UHF RFID Transponder IC With 16.7-W Minimum RF Input Power," IEEE JOURNAL OF SOLID-STATE CIRCUITS, NO. 10, VOL. 38, pp. 1602-1608, October 2003. https://doi.org/10.1109/JSSC.2003.817249
  2. G. Xiaofeng, L. Xinquan, L. Yushan, W. Jianping Z. Jie, "Design and application of the novel low-threshold comparator using hysteresis," in Proc. of 6th International Conference On ASIC Proceedings, pp. 549-553, Shanghai, China, October 2005.
  3. H. W. Huang, C. H. Lin, K, H, Chen, " A programmable dual hysteretic window comparator," in Proc. of IEEE International Symposium on Circuits and Systems 2008, pp. 1930-1933, Seattle, U. S. A, May 2008.
  4. P. E. Allen and D. R. Holberg, "CMOS Analog Circuit Design." 2nd Edition,Oxford University Press. 2002.