SAMBA Type MPSoC Bus Architecture Optimization under Performance Constraints

성능 제약 조건 하에서의 SAMBA 형 MPSoC 버스 구조 최적화

  • Kim, Hong-Yeom (Electric Engineering and Computer Science, Hangyang University) ;
  • Jung, Sung-Chul (Electric Engineering and Computer Science, Hangyang University) ;
  • Shin, Hyun-Chul (Electric Engineering and Computer Science, Hangyang University)
  • 김홍염 (한양대학교 전자전기제어계측공학과) ;
  • 정성철 (한양대학교 전자전기제어계측공학과) ;
  • 신현철 (한양대학교 전자전기제어계측공학과)
  • Published : 2010.01.25

Abstract

Optimization of interconnects among processors and memories becomes important as multiple processors and memories can be integrated on a Multi-Processor System-on-Chip (MPSoC). Since the optimal interconnection architecture is usually dependent on the applications, systematic design methodology for various data transfer requirements is necessary. In this paper, we focus on bus interconnection for MPSoC applications which use 4 ~ 16 processors. We propose a new systematic bus design methodology under performance constraints using Single Arbitration Multiple Bus Accesses (SAMBA) style bus architectures. Optimized bus architecture is found to satisfy performance constraints for a single or multiple applications. When compared to the unoptimized architecture, our method can reduce the bus switch logic circuits significantly (by more than 50% sometimes). Furthermore, low cost bus architectures can be found to satisfy the performance constraints for multiple applications.

최근 여러 개의 프로세서 및 메모리를 한 개의 칩에 구현하여 다양한 알고리즘을 구현하는 Multi-Processor System-on-Chip (MPSoC) 설계가 가능해지면서, 프로세서 간 interconnection을 최적화 하는 문제가 중요해졌다. Application에 따라서 최적 interconnection이 다르기 때문에, 체계적으로 다양한 사양에 적합한 interconnection 구조를 설계하는 방법이 필요하다. 본 논문에서는 프로세서가 4~16개 정도인 MPSoC application에서는 버스 구조가 적절한 점에 주목하여, 간단한 arbitration이 특징인 Single Arbitration Multiple Bus Accesses (SAMBA) 형 버스 구조를 이용하여, 다양한 application에 대한 성능 제약 조건을 만족하는 저비용 버스 구조를 찾는 새로운 방법을 제안하였다. 다양한 Application을 실험에 이용하여, 제안한 방법으로 성능 제약 조건 내에서 저비용 버스 구조를 찾았다. 같은 성능으로 최적화 전의 구조에 비해서 버스 분할에 필요한 로직 사용이 경우에 따라 약 50% 이상 감소한다. 또한 다양한 성능 조건에 대한 저비용 버스 구조를 찾을 수 있었다.

Keywords

References

  1. E. Salminen, V. Lahtinen, K. Kuusilinna, and T. Hamalainen, "Overview of Bus-Based System-on-Chip Interconnection," in Proc. IEEE ISCAS, pp. 372-375, 2002.
  2. IBM, Armonk, NY, "CoreConnect Bus Architecture," 1999.
  3. R. Lu and C. K, "A High Performance Bus Communication Architecture through Bus Splitting," in proc. ASPDAC, pp.751-755, 2004.
  4. M. Jun, S. Yoo, and E. Chung, "Mixed Integer Linear Programming-based Optimal Topology Synthesis of Cascaded Crossbar Switches," Proc. ASPDAC, pp.583-588, 2008.
  5. S. Pasricha, N. Dutt, "COSMECA : Co-synthesis of Memory and Communication Architectures for MPSoC," proc. DATE, pp 700-705, 2006.
  6. S. Pasricha and N. Dutt. "On-Chip Communication Architectures -System on Chip Interconnect," Morgan Kaufmann. 2008.
  7. R. Lu, A. Cao and C. Koh, "SAMBA-Bus : A High Performance Bus Architecture for System-on-Chips," IEEE Transaction on VLSI Systems, Vol.15, No.1, pp. 69-79, Jan. 2007.
  8. H. Lee, Y. Lee, "An Efficient Data-Reuse Deblocking Filter Algorithm for H.264/AVC," IEEK journal Vol.44, No.6, pp30-35, Nov. 2007.
  9. AMBA, Limitred, Cambridge, U.K., "AMBA Specification," 1999.
  10. ITU-T Rec. H.264 / ISO/IEC 11496-10, "Advanced Video Coding," Final Committee Draft, Document JVT-G050, Mar. 2003.