전자공학회논문지SC (Journal of the Institute of Electronics Engineers of Korea SC)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

시스템 상수의 효과적인 사용을 통한 Galois 필드에서의 고성능 지수제곱 연산 VLSI 설계

Design of a High Performance Exponentiation VLSI in Galois Field through Effective Use of Systems Constants

  • 한영모 (한양사이버대학교 컴퓨터공학과)
  • Han, Young-Mo (Dept. of Computer Engineering, Hanyang Cyber University)
  • 발행 : 2010.01.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

정보보안을 위한 암호화는 종종 Galois Field 상에서 산술 연산의 형태로 이루어진다. 본 논문은 Galois Field 상에서 산술 정보의 지수 연산 처리를 효과적으로 수행하는 방법을 제안한다. 특히 기존의 비트별 병렬 처리 지수 연산기에서 게이트 카운트가 큰 요소를 제거하고, 시스템 상수를 효과적으로 사용하도록 개량함으로써, m 값이 큰 경우에도 고성능인 VLSI 시스템을 설계한다.

Encapsulation for information security is often carried out in Galois field in the form of arithmetic operations. This paper proposes how to efficiently perform exponentiation of arithmetic information on Galois field. Especially, by improving an existing bit-parallel exponentiator to exclude elements with heavy gate counts and to take advantage of system constants, this paper proposes how to implement a VLSI architecture with high performance even for large m.

키워드

참고문헌

  1. C. C. Wang and D. Pei, "A VLSI design for computing exponentiations in and its application to generate pseudorandom number sequences", IEEE Trans. Comput. vol. 39, pp. 258-262, 1990. https://doi.org/10.1109/12.45211
  2. M. A. G. Martinez, G. M. Luna, F. R. Henriquez, "Hardware implementation of the binary method for exponentiation in GF($2^m$)", Proc. Fourth International Conferenceon Computer Science, pp. 131-134, 2003.
  3. K. Slind, "A verification of AES", http://www.cs.utah.edu.~slindpapersaes.html, 2003.
  4. M. Kovac, N. Rangnathan, "ACE: A VLSI chip for Galois field GF($2^m$)", IEEE T. Circuits and Systems, vol. 43, pp. 289-297, 1996. https://doi.org/10.1109/82.488283
  5. 한영모, "GF(2^m) 상에서의 효율적인 지수제곱 연산을 위한 VLSI Architecture 설계", 전자공학회논문지 제 41권 SC편 제 6호, pp. 27-35, 11월 2004년.
  6. B. Sunar, C. K. Koc, "An efficient optimal normal basis type II multiplier", IEEE T.Computers, vol. 50, pp. 83-87, 2001. https://doi.org/10.1109/12.902754
  7. C. K. Koc, B. Sunar, "Low complexity bit-parallel canonical and normal basis multipliers for a class of finite fields", IEEE T. Computers, vol. 47, pp. 353-356, 1998. https://doi.org/10.1109/12.660172
  8. F. R. Henriquez, C. K. Koc, "Parallel multipliers based on special irreducible pentanomials", IEEE T. Computers 52 (2003) 1-8.
  9. H. Fan, M. A. Hasan, "A new approach to sub-quadratic space complexity parallel multipliers for extended binary fields", IEEE T.Computers, vol. 56, pp. 224-233, 2007. https://doi.org/10.1109/TC.2007.19
  10. S. T. J. Fenn, M. Benaissa, D. Taylor, "GF($2^m$) multiplication and division over the dual basis",IEEE T. Computers, vol. 45, pp. 319-327, 1996. https://doi.org/10.1109/12.485570