The Transactions of the Korean Institute of Power Electronics (전력전자학회논문지)

The Korean Institute of Power Electronics (전력전자학회)
권호 표지

A Study on the Neutral Point Potential Variation under Open-Circuit Fault of Three-Level NPC Inverter

3레벨 NPC 인버터 개방성 고장 시 중성점 전압변동에 관한 연구

  • 박종제 (LS산전 중앙연구소) ;
  • 박병건 (한양대 대학원 전기공학과) ;
  • 하동현 (현대로템(주) 기술연구소) ;
  • 현동석 (한양대 전기제어생체공학부)
  • Published : 2009.08.20
Download PDF
⟨ Previous Next ⟩

Abstract

Three-level Diode Clamped Multilevel Inverter, generally known as Neutral-Point-Clamped (NPC) Inverter, has an inherent problem causing Neutral Point (NP) potential variation. Until now, in many literatures NP potential problem has been investigated and lots of solutions have also been proposed. However, under fault and fault tolerant control, distinctive feature for NP potential variation problem was rarely published from the standpoint of reliability. In this paper, NP potential is analytically investigated both normal and faulty conditions under carrier based PWM. Subsequently, relation between fault detection time and size of capacitor is analyzed. This information is explored by simulation and experiment results, which contribute to enhance the reliability of inverter system.

중성점 클램핑 방식(Neutral Point Clamped) 인버터로 알려져 있는 3레벨 NPC 인버터는 그 구조적 특성상 직류-링크(DC-link) 중성점(Neutral Point)에서 전압이 변동한다. 지금까지 많은 논문에서 이 문제에 대한 연구가 진행되었고 다양한 형태의 해결책들이 제시되었다. 그러나 인버터 내부에서 고장이 발생하여 그에 따른 고장허용제어가 NPC 인버터 시스템에 적용되었을 경우 중성점 전압변동은 정상 운전 시 나타나는 전압변동과 다르게 나타나기 때문에 고장허용 제어에 따른 중성점 전압변동에 대한 분석이 필요하다. 본 논문에서는 삼각파 비교 변조방법을 시스템에 적용하였을 경우 정상운전과 고장 발생 과 고장허용 제어 적용 시 직류-링크 중성점 전압 변동이 어떤 양상으로 나타나는지 분석하고 고장허용 제어에 의한 NPC 인버터의 고장검출 시간과 커패시터의 용량 사이의 관계를 고찰하였다. 시뮬레이션과 실험 결과를 이용하여 이론적 분석의 타당성을 검증하였다.

Keywords

References

  1. J. Rodríguez, J. S. Lai, and F. Z. Peng, 'Multilevel inverters: A survey of topologies, controls, and applications', IEEE Trans. Ind. Electron., Vol. 49, No. 4, pp. 724-738, 2002, Aug https://doi.org/10.1109/TIE.2002.801052
  2. N. S. Choi, J. G. Cho, and G. H. Cho, 'A general circuit topology of multilevel inverter', in Conf. Rec. IEEE Power Electronics Specialists Conf. (PESC), Cambridge, MA, USA, pp. 96-103, 1991
  3. J. S. Lai, and F. Z. Peng, 'Multilevel converters-A new breed of power converters', IEEE Trans. Ind. Appl., Vol. 32, No. 3 pp. 509-517, 1996, May/Jun https://doi.org/10.1109/28.502161
  4. A. Nabae, I. Takahashi, and H. Akagi, 'A new neutral-point-clamped PWM inverter,' IEEE Trans. Ind. Appl., Vol. IA-17, No. 5, pp. 518-523, 1981, Sep./Oct https://doi.org/10.1109/TIA.1981.4503992
  5. D. Kastha, and B. K. Bose, 'Investigation of fault modes of voltage-fed inverter system for induction motor drive', IEEE Trans. Ind. Appl., Vol. 30, No. 4, pp. 1208-1038, 1994, Jul./Aug
  6. D. W. Kang, Y. H. Lee, B. S. Suh, C. H. Choi, and D. S. Hyun, 'An improved carrier-based SVPWM method by the redistribution of carrier-wave using leg voltage redundancies in generalized cascaded multilevel inverter', Journal of Power Electronics, Vol. 1, No. 1, pp. 36–47, 2001, Apr
  7. J. Pou, J. Zaragoza, P. Rodriguez, S. Ceballos, V. M. Sala, R. P. Burgos, and D. Boroyevich, 'Fastprocessing modulation strategy for the neutral-pointclamped converter with total elimination of lowfrequency voltage oscillations in the neutral point', IEEE Trans. Ind. Electron., Vol. 54, No. 4, pp. 2288-2294, 2007, Aug https://doi.org/10.1109/TIE.2007.894788
  8. Pou, J., Pindado, R., Boroyevich, D. and Rodriguez, P., 'Evaluation of the low-frequency neutral-point voltage oscillations in the three-level inverter', IEEE Trans. Ind. Electron., Vol. 52, No. 6, pp. 1582-1588, 2005, Dec https://doi.org/10.1109/TIE.2005.858723
  9. N. Celanovic and D. Boroyevich, 'A comprehensive study of neural-point voltage balancing problem in three-level neutral-point-clamped voltage source PWM inverters', IEEE Trans. Power Electron., Vol. 15, No. 2, pp. 242-249, 2000, Mar https://doi.org/10.1109/63.838096