Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Design of a Spread Spectrum Clock Generator for DisplayPort

DisplayPort적용을 위한 대역 확산 클록 발생기 설계

  • Lee, Hyun-Chul (School of Electronic and Electrical Engineering, Inha University) ;
  • Kim, Tae-Ho (School of Electronic and Electrical Engineering, Inha University) ;
  • Lee, Seung-Won (School of Electronic and Electrical Engineering, Inha University) ;
  • Kang, Jin-Ku (School of Electronic and Electrical Engineering, Inha University)
  • Published : 2009.07.25
Download PDF
⟨ Previous Next ⟩

Abstract

This paper describes design and implementation of a spread spectrum clock generator (SSCG) for the DisplayPort. The proposed architecture generates the spread spectrum clock using a sigma-delta fractional-N PLL. The SSCG uses a digital End order MASH 1-1 sigma-delta modulator and a 9bit Up/Dn counter. By using MASH 1-1 sigma-delta modulator, complexity of circuit and chip area can be reduced. The advantage of sigma-delta modulator is the better control over modulation frequency and spread ratio. The SSCG generates dual clock rates which are 270MHz and 162MHz with 0.25% down-spreading and triangular waveform frequency modulation of 33kHz. The peak power reduction is 11.1dBm at 270MHz. The circuit has been designed and fabricated using in 0.18$\mu$m CMOS technology. The chip occupies 0.620mm$\times$0.780mm. The measurement results show that the fabricated chip satisfies the DispalyPort standard.

본 논문에서는 CMOS 회로를 이용하여 디스플레이포트(DisplayPort)에 사용 가능한 스프레드 스펙트럼 클록 발생기(SSCG)를 제안하고 구현하였다. 스프레드 스펙트럼 클록 발생기를 1-1 MASH 시그마-델타 변조기(Sigma-delta modular)를 이용한 분수형 분주기를 사용하여 분주비를 변화시켜 확산시키는 구조를 사용하였다. MASH 1-1 시그마-델타 변조기를 사용하게 되면 회로구성이 용이해지고 면적일 줄일 수 있는 장점이 있다. 시그마 델타 변조기를 이용한 스프레드스펙트럼 생성기의 장점은 확산비율과 변조율을 시그마 델타 변조기의 입력 값을 변조하여 정확하게 조절할 수 있다는 것이다. 확산비율과 변조율은 디스플레이포트 표준 스펙에 만족되도록 설계하였고, 디스플레이포트 링크심볼클록인 270MHz/162MHz 듀얼 모드 클록에서도 만족하도록 설계하였다. 그리고 변조파형은 33KHz의 삼각파의 형태를 취하고 있고, 0.25%의 다운스프레드 스펙트럼 클록이 발생한다. 스프레드 스펙트럼 클록 발생기의 세부 설계블록들은 모두 풀커스텀 방식으로 설계하였다. 또한 0.18$\mu$m 1P-6M CMOS 공정을 사용하여 설계 및 제작되었으며, 레이아웃 된 전체 블록의 면적은 0.620mm $\times$ 0.780mm이었다. 칩 측정결과 디스플레이포트 동작기준을 잘 만족함을 보였다.

Keywords

References

  1. Wei-Ta chen, Jen-Chien Hsu, 'A Spread Spectrum Clock Generator for SATA- Il,' IEEE International Symposium on Circuits and System, Vol. 3, pp. 2643-2646, May. 2005
  2. VESA, VESA DisplayPort Standard, Version 1, Revision la, January 11, 2008
  3. J. G. Maneatis, 'Low-Jitter Process-Independent DLL and PLL Based on Self-Biased Techniques' IEEE Journal cl Solid-state Circuits, Vol 31, no. 11, pp. 1723-1732, November 1996 https://doi.org/10.1109/JSSC.1996.542317
  4. Hyung-Rok Lee, et al., 'A Low-Jitter 5000ppm Spread Spectrum Clock Generator for Multichannel SATA Transceiver in 0.1811m CMOS,' IEEE International Solid-State Circuits Coriference. Dig. Tech Papers, Vol. 1, pp. 162-163, February 2005
  5. Masaru Kokubo, et aI., 'Spread-Spectrum Clock Generator for Serial AT A using Fractional PLL controlled by $\Sigma-\Delta$ Modulator with Level Shifter,' IEEE International Solid-State Circuits Coriference. Dig. Tech Papers, Vol. 1, pp. 100-162, February 2005
  6. Hsiang Hill Chang, et al., 'A Spread-Spectrum Clock Generator With Triangular Modulation,' IEEE Journal cl Solid-State Circuits, Vol. 38, no. 4, pp. 673- 676, April 2003 https://doi.org/10.1109/JSSC.2003.809521
  7. J. Y. Michel and C. Neron, 'A Frequency Modulated PLL for EM! reduction in Embedded Application,' IEEE International. ASIC/SOC Coriference, September 1999
  8. R, Jacob Baker, CMOS circuit design, layout, and simulation, Wiley inter-science, IEEE press, pp. 1- 612, 2004
  9. Behzad Razavi, Design cl Analog CMOS Integrated G'ircuits, McGraw Hill, pp. 48-93, 483-576, 2001
  10. Keliu shu and Edgar Sanchez-Sinencio, CMOS PLL SYNTHESIZER, Springer, pp. 69-101, 2005