대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

고속 고장 진단을 위해 고장 후보 정렬과 테스트 패턴 정렬을 이용한 고장 탈락 방법

A Fault Dropping Technique with Fault Candidate Ordering and Test Pattern Ordering for Fast Fault Diagnosis

  • 이주환 (연세대학교 전기전자공학과) ;
  • 임요섭 (연세대학교 전기전자공학과) ;
  • 김홍식 (연세대학교 전기전자공학과) ;
  • 강성호 (연세대학교 전기전자공학과)
  • Lee, Joo-Hwan (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Lim, Yo-Seop (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Kim, Hong-Sik (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Kang, Sung-Ho (Department of Electrical and Electronic Engineering, Yonsei University)
  • 발행 : 2009.03.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

한 제품을 만들어 시장에 내놓는 데 걸리는 시간이 짧아짐에 따라 고속 고장 진단의 필요성이 커지고 있다. 본 논문에서는 고속 고장 진단을 위하여 정렬된 고장 후보 목록과 정렬된 테스트 패턴을 사용하여 고장 점수를 기준으로 고장 탈락을 시키는 방법을 제안한다. 제안하는 고장 탈락 방법은 고장 시뮬레이션과 매칭 알고리듬을 기반으로 하는 모든 고장 진단에 적용할 수 있다. 완전 주사 ISCAS 89 벤치마크 회로를 이용한 실험 결과는 정렬된 고장 후보 목록 및 정렬된 테스트 패턴을 적용한 고장 탈락 방법의 효율성을 보여준다.

In order to reduce time-to-market, the demand for fast fault diagnosis has been increased. In this paper, a fault dropping technique with fault candidate ordering and test pattern ordering for fast fault diagnosis is proposed. Experimental results using the full-scanned ISCAS 89 benchmark circuits show the efficiency of the fault dropping technique with fault candidate ordering and test pattern ordering.

키워드

참고문헌

  1. J. Lee, Y. Lim, H. Cho and S. Kang, "An accurate matching algorithm with essential factors for fault diagnosis", in Proceedings of International SoC design Conference, pp. 301-304, 2006
  2. P. R. Menon, Y. Levendel and M. Abramovici, "Critical path tracing in sequential circuits", in Proceedings of International Conference on Computer-Aided Design, pp. 162-165, 1988 https://doi.org/10.1109/ICCAD.1988.122485
  3. Y. Karkouri, E. M Aboulhamid, E. Cerny and A. Verreault, "Use of fault dropping for multiple fault analysis", in Transactions on Computers, pp. 98-103, 1994
  4. J. Lee, Y. Lim and S. Kang, "A fault dropping technique using fault scores for fast fault diagnosis", in Proceedings of Korea Test Conference, 2007
  5. I. Pomeranz and S. M. Reddy, "The accidental detection index as a fault ordering heuristic for full-scan circuits", in Proceedings of Design, Automation and Test in Europe, pp. 1008-1013, 2005 https://doi.org/10.1109/DATE.2005.306
  6. H. D. Schnurmann, E. Lindbloom and R. G. Carpenter, "The weighted random test-pattern generator", in Transactions on Computers, Vol. C-24, pp. 695-700, 1975
  7. K. Shigeta and T. Ishiyama, "An improved fault diagnosis algorithm based on path tracing with dynamic circuit extraction", in Proceedings of International Test Conference, pp. 235-244, 2000 https://doi.org/10.1109/TEST.2000.894211
  8. V. C. Vimjam and M. S. Hsiao, "Efficient fault collapsing via generalized dominance relations", in Proceedings of VISI Test Symposium, 2000 https://doi.org/10.1109/VTS.2006.31
  9. H. K. Lee and D. S. Ha, "HOPE: an efficient parallel fault simulator for synchronous sequential circuits", in Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 15, pp. 1048-1058, 1996 https://doi.org/10.1109/43.536711
  10. TetraMax Reference Manual. Release 2004. 12, Synopsys Inc., Mountain View, CA, 2001