버스 레이턴시 감소와 시스템 성능 향상을 위한 스코어 중재 방식

Score Arbitration Scheme For Decrease of Bus Latency And System Performance Improvement

  • 발행 : 2009.02.25

초록

버스 시스템은 하나의 버스 내에 여러 개의 마스터와 슬레이브, 아비터 그리고 디코더로 구성되어 있다. 마스터는 CPU, DMA, DSP 등과 같은 데이터의 명령을 수행하는 프로세서를 말하며, 슬레이브는 SRAM, SDRAM, 레지스터 둥과 같이 명령에 응답하는 메모리를 말한다. 또한 아비터는 마스터가 동시간대에 버스를 이용할 수 없기 때문에 이를 중재하는 역할을 수행하는데, 어떠한 중재 방식을 선택하는가에 따라 버스 시스템의 성능이 크게 바뀔 수 있다. 일반적인 중재 방식에는 fixed priority 방식, round-robin 방식이 있으며, 이를 개선한 TDMA 방식과 Lottery bus 방식 등이 현재까지 제안되었다. 본 논문에서는 새로운 중재 방식인 스코어 중재 방식을 제안하고 이를 TLM 알고리즘으로 구성하여 일반적인 중재방식과 시뮬레이션을 통해 성능을 비교 분석하였다. 앞으로의 버스 중재 방식은 스코어 중재 방식을 기초로 더욱더 발전할 것이며, 버스 시스템의 성능을 향상시킬 것이다.

Bus system consists of several masters, slaves, arbiter and decoder in a bus. Master means the processor that performs data command like CPU, DMA, DSP and slave means the memory that responds the data command like SRAM, SDRAM and register. Furthermore, as multiple masters can't use a bus concurrently, arbiter plays an role in bus arbitration. In compliance with the selection of arbitration method bus system performance can be charged definitely. Fixed priority and round-robin are used in general arbitration method and TDMA and Lottery bus methods are proposed currently as the improved arbitration schemes. In this stuff, we proposed the score arbitration method and composed TLM algorithm. Also we analyze the performance compared with general arbitration methods through simulation. In the future, bus arbitration policy will be developed with the basis of the score arbitration method and improve the performance of bus system.

키워드

참고문헌

  1. K Lee and Y. Yoon, 'Architecture Exploration for Perfonnance hnprovement of SOC Chip Based on AMBA System', ICCIT, pp.739-744, 2007 https://doi.org/10.1109/ICCIT.2007.420
  2. AMBA TM Specification(AHB) (Rev 2.0), ARM Ltd, May 1999
  3. L. N. Bhuyan, 'Analysis of interconnection networks with different arbiter designs', J.Parallel Distrib. Comput., vol. 4, no.4, pp.384-403, 1987 https://doi.org/10.1016/0743-7315(87)90026-8
  4. J G. Delgado-Frias and R. Diaz, 'A VLSI selfcompacting buffer for DAMQ communication switches', in Proc. IEEE 8th Great Lakes Symp. VLSI, pp.128-133, Feb. 1998 https://doi.org/10.1109/GLSV.1998.665212
  5. A Bystrov, D.J .Kinniment and A Yakovlev, 'Priority Arbiters', in Proc. IEEE 6th internation Symp. ASYNC, pp.128-137, April. 2000 https://doi.org/10.1109/ASYNC.2000.836990
  6. Y. Xu, L. Li, Ming-lun Gao, B.Zhand, Zhao-yu Jiand, Gao-ming Du, W. Zhang, 'An Adaptive Dynamic Arbiter for Multi-Processor SoC', Solid-State and Integrated Circuit Technology International Conf., pp.1993-1996, 2006 https://doi.org/10.1109/ICSICT.2006.306551
  7. K Lahiri, A Raghunathan, and G. Lakshminarayana, 'The LOTTERYBUS On-Chip Communication Architecture', IEEE Trans. VLSI Systems, vol.14, no.6, 2006 https://doi.org/10.1109/TVLSI.2006.878210
  8. M. Jun, K Bang, H. Lee and E. Chung, 'Latency-aware bus arbitration for real-time embedded systems,' IEICE Trans. Inf.& Syst.,vol .E90-D, no.3, 2007