합성체 기반의 S-Box와 하드웨어 공유를 이용한 저면적/고성능 AES 프로세서 설계

A design of compact and high-performance AES processor using composite field based S-Box and hardware sharing

  • 양현창 (금오공과대학교 전자공학부) ;
  • 신경욱 (금오공과대학교 전자공학부)
  • Yang, Hyun-Chang (School of Electronics Engineering, Kumoh National Institute of Technology) ;
  • Shin, Kyung-Wook (School of Electronics Engineering, Kumoh National Institute of Technology)
  • 발행 : 2008.08.25

초록

다양한 하드웨어 공유 및 최적화 방법을 적용하여 저면적/고성능 AES(Advanced Encryption Standard) 암호/복호 프로세서를 설계하였다. 라운드 변환블록 내부에 암호연산과 복호연산 회로의 공유 및 재사용과 함께 라운드 변환블록과 키 스케줄러의 S-Box 공유 등을 통해 회로 복잡도가 최소화되도록 하였으며, 이를 통해 S-Box의 면적을 약 25% 감소시켰다. 또한, AES 프로세서에서 가장 큰 면적을 차지하는 S-Box를 합성체 $GF(((2^2)^2)^2)$ 연산을 적용하여 구현함으로써 $GF(2^8)$ 또는 $GF((2^4)^2)$ 기반의 설계에 비해 S-Box의 면적이 더욱 감소되도록 하였다. 64-비트 데이터패스의 라운드 변환블록과 라운드 키 생성기의 동작을 최적화시켜 라운드 연산이 3 클록주기에 처리되도록 하였으며, 128비트 데이터 블록의 암호화가 31 클록주기에 처리되도록 하였다. 설계된 AES 암호/복호 프로세서는 약 15,870 게이트로 구현되었으며, 100 MHz 클록으로 동작하여 412.9 Mbps의 성능이 예상된다.

A compact and high-performance AES(Advanced Encryption Standard) encryption/decryption processor is designed by applying various hardware sharing and optimization techniques. In order to achieve minimized hardware complexity, sharing the S-Boxes for round transformation with the key scheduler, as well as merging and reusing datapaths for encryption and decryption are utilized, thus the area of S-Boxes is reduced by 25%. Also, the S-Boxes which require the largest hardware in AES processor is designed by applying composite field arithmetic on $GF(((2^2)^2)^2)$, thus it further reduces the area of S-Boxes when compared to the design based on $GF(2^8)$ or $GF((2^4)^2)$. By optimizing the operation of the 64-bit round transformation and round key scheduling, the round transformation is processed in 3 clock cycles and an encryption of 128-bit data block is performed in 31 clock cycles. The designed AES processor has about 15,870 gates, and the estimated throughput is 412.9 Mbps at 100 MHz clock frequency.

키워드

참고문헌

  1. J. Daemen and V. Rijmen, "AES Proposal : Rijndael Block Cipher", NIST Document ver.2, http://www.nist.gov/aes, Mar., 1999
  2. FIPS Publication 197,"Advanced Encryption Standard (AES),"U.S. Doc/NIST
  3. 안하기, 신경욱, "AES Rijndael 블록 암호 알고리듬의 효율적인 하드웨어 구현", 한국 정보보호학회 논문지, 제12권 2호, pp. 53-64, 2002
  4. 황석기, 김종환, 신경욱, "IEEE 802.11i 무선 랜 보안을 위한 AES 기반 CCMP 코어 설계", 한국통신학회 논문지, 제31권 제6A호, pp. 640-647, 2004
  5. V. Rijndael, "Efficient implementation of the Rijndael S-Box", http://www.esat.kuleuven.ac.be/~rijnmen/rijndael/sbox.pdf
  6. A. Satoh, S. Morioka, K. Takano, and S. Munetoh, "A compact Rijndael hardware architecture with S-box optimization", Proc. ASIACRYPT 2001, pp. 239-254, Dec. 2001
  7. Xinmiao Zhang, Keshab K. Parhi, "High-Speed VLSI Architectures for the AES Algorithm", IEEE Trans. Systems., vol. 12, no. 9, Sep., 2004
  8. H. Kuo and I. Verbauwhede, "Architectural optimization for a 1.82 Gbits/sec VLSI implementation of the AES Rijndael Algorithm", Workshop on Cryptographic Hardware and Embedded Systems 2001 (CHES 2001), pp.53-67, May, 2001
  9. T. Ichikawa, T. Tokita, and M. Matsui, "On Hardware Implementation of 128-bit Block Ciphers (III)", 2001 Symp. on Cryptography and Information Security (SCIS 2001), pp. 669-674, Jan., 2001