DOI QR코드

DOI QR Code

CPPSIM을 이용한 동작 레벨에서의 회로 설계 및 검증

Behavioral design aad verification of electronic circuits using CPPSIM

  • 발행 : 2008.04.30

초록

본 논문에서는 C++기반 동작 레벨 회로 시뮬레이션 프로그램인 CPPSIM을 이용하여 전압 조절기와 PLL을 구현하고 시뮬레이션 하였다. 아날로그 회로를 C++코드로 모델링 후 시뮬레이션을 통해 시뮬레이션 툴의 유효성을 살펴보았으며, 아날로그 회로의 단계별 설계와 가능성을 타진하였다. 시뮬레이션 결과 회로의 동작 레벨에서의 설계가능성을 검증할 수 있었다. 또한 PLL을 디지털 신호기반으로 구현하여 아날로그 회로의 디지털화를 시도하였다.

Behavioral level simulations of LDO voltage regulator and phase locked loop(PLL) are performed with CPPSIM, a behavioral-level simulation tool based on C language. The validity of the simulation tool is examined by modeling analog circuits and simulating the circuits. In addition, the designed PLL adopted digital architecture to possess advantages of digital circuits.

키워드

참고문헌

  1. M. H. Perrott, 'Behavioral simulation of fractional-N frequency synthesizers and other PLL circuits,' IEEE Design & Test of Computers, vol. 19, pp. 74-83, Jul. 2002
  2. Sai Kit Lau, Philip K. T. Mok, Ka Nang Leung, 'A Low-Dropout Regulator for SoC With Q-Reduction', IEEE J. Solid-State Circuits, vol. 42, pp. 658-664, March 2007 https://doi.org/10.1109/JSSC.2006.891496
  3. Ka Nang Leung and Philip K. T. Mok, 'Analysis of multistage Amplifier-Frequency Compensation', IEEE Transactions on Circuits and Systems-I, vol. 48, pp. 1041-1056, Sep. 2001 https://doi.org/10.1109/81.948432
  4. T. Olsson, P. Nilsson, 'A Digitally Controlled PLL for SoC Applications', IEEE J. Solid-State Circuits, vol. 39, pp. 751-760, May 2004 https://doi.org/10.1109/JSSC.2004.826333
  5. Volodymyr Kratyuk, Pavan Kumar Hanumolu, Un-Ku Moon, Kartikeya Mayaram, 'A Design Procedure for All-Digital Phase-Locked Loops Based on a Charge-Pump Phase-Locked-Loop Analogy', IEEE Transactions on Circuits and Systems-II, vol. 54, pp. 247-251, March 2007 https://doi.org/10.1109/TCSII.2006.889443