Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Application Core Mapping to Minimize the Network Latency on Regular NoC Architectures

규칙적인 NoC 구조에서의 네트워크 지연 시간 최소화를 위한 어플리케이션 코어 매핑 방법 연구

  • 안진호 (호서대학교 전자공학과) ;
  • 김홍식 (연세대학교 전기전자공학과) ;
  • 김현진 (연세대학교 전기전자공학과) ;
  • 박영호 (한국전자통신연구원 NoC 기술팀) ;
  • 강성호 (연세대학교 전기전자공학과)
  • Published : 2008.04.25
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we propose a novel ant colony optimization(ACO)-based application core ma ins method for implementing network-on-chip(NoC)-based systems-on-chip(SoCs). The proposed method efficiently put application cores to a mesh-type NoC satisfying a given design objective, the network latency. Experimental results using a functional circuit including 12 cores show that the proposed algorithm can produce near optimal mapping results within a second.

본 논문에서는 규칙적인 형태의 NoC 중 mesh 구조를 기반으로 한 어플리케이션 코어 매핑 알고리즘 연구 내용을 소개한다. 제안된 알고리즘은 ant colony optimization(ACO) 기법을 이용하여 주어진 SoC 내장 코어 및 NoC 특성 정보를 대상으로 가장 효과적인 코어 배치 결과를 도출한다. 설계 목적으로 사용된 네트워크 지연 시간 측정을 위해 평균 흡수 계산 결과를 이용하였으며 제한 조건으로는 NoC 대역폭을 기준으로 하였다. 12개의 코어로 구성되는 실제 기능 블럭을 대상으로 실험한 결과 계산 시간이나 매핑 결과 모두 우수함을 확인할 수 있었다.

Keywords

References

  1. K. Goossens, J. Dielissen, O. P. Gangwal, S. G. Pestana, A. Radulescu, and E. Rijpkema, "A Design Flow for Application-Specific Networks on Chip with Guaranteed Performance to Accelerate SOC Design and Verification," Proc. DATE, pp. 1182-1187, 2005
  2. S. G. Pestana, E. Rijpkema, A. Radulescu, K. Goossens, and O. P. Gangwal, "Cost-Performance Trade-offs in Networks on Chip: A Simulation- Based Approach," Proc. DATE, pp. 764-769, Feb. 2004
  3. L. Benini, "Application Specific NoC Design," Proc. DATE, pp. 250-256, Mar. 2006
  4. R. Pop and S. Kumar, "Mapping Applications to NoC Platforms with Multithreaded Processor Resources," NORCHIP Conf., pp. 36-39, Nov. 2005
  5. K. Srinivasan and K. S. Chatha, "A Methodology for Layout Aware Design and Optimization of Custom Network-on-Chip Architectures," Proc. ISQED, Mar. 2006
  6. S. Murali and G. D. Micheli, "Bandwidth-Constrained Mapping of Cores onto NoC Architectures," Proc. DATE, 2004
  7. S. Murali, M. Coenen, A. Radulescu, and K. Goossens, "A Methodology for Mapping Multiple Use-Cases onto Networks on Chips," Proc. DATE, 2006
  8. D. Bertozzi, A. Jalabert, S. Murali, R. Tamhankar, S. Stergiou, L. Benini, and G. D. Micheli, "NoC Synthesis Flow for Customized Domain Specific Multiprocessor Systems-on-Chip," IEEE Trans. on Parallel and Distributed Systems, Vol.16, No. 2, pp. 113-129, 2005 https://doi.org/10.1109/TPDS.2005.22
  9. M. Dorigo and T. Stuetzle, "Ant Colony Optimization," MIT Press, 2004
  10. F. Glover and G. Kochenberger, "Handbook of Metaheuristics," Kluwer Academic Publishers, 2003