한국전자파학회논문지 (The Journal of Korean Institute of Electromagnetic Engineering and Science)

  • 제18권1호
  • /
  • Pages.90-95
  • /
  • 2007
  • /
  • 1226-3133(pISSN)
  • /
  • 2288-226X(eISSN)
한국전자파학회 (The Korean Institute of Electromagnetic Engineering and Science)
권호 표지
DOI QR코드

DOI QR Code

UWB Chaotic-OOK 통신을 위한 Chaotic 신호 발생 회로 설계

Design of Quasi Chaotic Signal Generation Circuit for UWB Chaotic-OOK Communications

  • Jeong, Moo-Il (Department of Radio Science & Engineering, Hanbat University) ;
  • Lee, Chang-Suk (Department of Radio Science & Engineering, Hanbat University)
  • 발행 : 2007.01.31
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

LDR(Low Date Rate) UWB(Ultra Wide Band) 시스템에서 chaotic 신호를 이용한 OOK(On Off Keying) 통신 방법이 선택적 사항으로 채택되어 있다. 이 시스템에서 중요 회로 중에 하나인 chaotic 신호 발생 회로는 현재 대부분 아날로그 형태의 피드백 구조를 이용하고 있으나, 아날로그 형태의 피드백 구조는 공정 변화에 대한 취약점이 있어 양산성에 어려움이 있다. 이를 해결하기 위해 본 논문에서는 0.18 um CMOS 공정을 이용하여 디지털 구조의 PN-sequence를 응용하여 중심 주파수 4 GH에서 2 GHz의 대역폭을 갖는 Quasi-chaotic 신호 발생 회로를 설계 및 검증하였다.

Chaotic OOK(On-Off Keying) modulation method can be used in LDR(Low Data Rate) UWB systems. The chaotic generator in one of the most important circuit in this system. The traditional chaotic generator circuits using analog feed back technique have low yield characteristic due to the process variation. A novel quasi-chaotic signal generator using digital PN-sequence in proposed in this paper and verified in 0.18um CMOS teleology.

키워드

참고문헌

  1. A. Batra et al., 'Multi-band OFDM physical layer proposal', IEEE 802.15. Task Grorp 3a, Jul. 2003
  2. T. Stojanovski, L. Kocarev, 'Chaos-based random number generators-Part I: Analysis', IEEE Trans. Circuits and System I, vol. 48, pp. 281-288, Mar. 2001 https://doi.org/10.1109/81.915385
  3. H. J. Song, K. D. Kwack, 'CMOS circuit design and implementation of the discrete time chaotic chip', Proc. IEEE Int Symp. Circuit and System, vol. 3, pp. 73-76, May. 2002
  4. Eng-Ting Hsu, Chung-Yu Chiang, and Ting-Yueh Chih, 'Design of low power with low phase noise of VCO by CMOS process', in Proc. APMC. 2005, vol. 2, p. 4, Dec. 2005
  5. Rana Ram Singh, 'A high speed high divide-byvalue dual-modulus CMOS prescaler', IEEE Trans. Circuits and System II, pp. 1-4, 2005
  6. Sangho Shin, Kwyro Lee, and Sung-Mo Kang, '3.48 mW 2.4 GHz range frequency synthesizer architecture with two-point channel control for fast settling performance', in Proc. IEEE International SOC Conference, pp. 1-6, Sep. 2005