Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

The Efficient Memory BISR Architecture using Sign Bits

Sign Bit을 사용한 고효율의 메모리 자체 수리 회로 구조

  • Kang, Il-Kwon (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Kang, Sung-Ho (Department of Electrical and Electronic Engineering, Yonsei University)
  • 강일권 (연세대학교 전기전자공학과) ;
  • 강성호 (연세대학교 전기전자공학과)
  • Published : 2007.12.25
Download PDF
⟨ Previous Next ⟩

Abstract

With the development of the memory design and process technology, the production of high-density memory has become a large scale industry. Since these memories require complicated designs and accurate manufacturing processes, It is possible to exist more defects. Therefore, in order to analyze the defects, repair them and fix the problems in the manufacturing process, memory repair using BISR(Built-In Self-Repair) circuit is recently focused. This paper presents an efficient memory BISR architecture that uses spare memories effectively. The proposed BISR architecture utilizes the additional storage space named 'sign bit' for the repair of memories. This shows the better performance compared with the previous works.

메모리 설계 기술과 제조 공정의 발전에 따라, 고집적 메모리의 생산이 본격화 되었다. 이러한 메모리의 고집적화는 복잡하고 정밀한 설계와 제조 공정을 필요로 하기 때문에, 메모리 내에 더 많은 고장을 존재할 가능성을 낳았다. 이에 따라 메모리에서 발생하는 여러 고장을 분석하고 메모리를 수리하여 공정상의 문제를 수정하기 위해, BISR(Built-In Self-Repair) 회로의 중요성이 부각되고 있다. 본 논문에서는 주어진 예비 메모리를 효율적으로 사용하여 고장이 발생한 메모리를 효과적으로 수리할 수 있는 메모리 내장형 자체 수리 회로의 구조와 그 방법론에 대해서 소개하고자 한다. 제안하는 자체 수리 회로는 sign bit이라는 추가적인 저장 장치를 이용하여 메모리 수리를 수행한다. 이는 기존에 비해 좀 더 향상된 성능을 가지고 있다.

Keywords

References

  1. S. Hamdioui, G. Gaydadjiev and Ad J. van de Goor, 'The State-of-art and Future Trends in Testing Embedded Memories', Record of the 2004 International Workshop on Memory Technology, Design and Testing, pp. 54-59, August 2004
  2. M. Tarr, D. Boudreau, and R. Murphy, 'Defect analysis system speeds test and repair of redundant memories', Electron, pp. 175-179, Jan. 1984
  3. R. Rajsuman, 'Design and test of large embedded memories : An overview', IEEE Design Test Comput., Vol. 18, No. 3, pp. 16-27, May 2001
  4. T. Chen and G. Sunada, 'Design Self-Testing and Self-Repairing Structure for High Hierarchical Ultra-Large Capacity Memory Chips', IEEE Trans. On VLSI, Vol. 1, No. 2, pp. 86-95, 1995
  5. D. K. Bhavsar, 'An Algorithm for Row-Column Self-Repair of RAMs and Its Implementation in the Alpha 21264', In Proc. of ITC, pp. 311-317. 1999
  6. T. Kawagoe, et. al, 'A Built-in Self-Repair Analyzer (CRESTA) for embedded DRAMs', In Proc. of ITC, pp. 567-573, 2000
  7. J. F. Li, J. C. Yeh, R. F. Huang and C. H. Wu, 'A Built-In Self-Repair Design for RAMs With 2-D Redundancy', IEEE Trans. On VLSI, Vol. 13, No. 6, pp. 742-745, June 2005 https://doi.org/10.1109/TVLSI.2005.848824