수정된 의사 무작위 패턴을 이용한 효율적인 로직 내장 자체 테스트에 관한 연구

A Study on Logic Built-In Self-Test Using Modified Pseudo-random Patterns

  • 이정민 (숭실대학교 컴퓨터학과) ;
  • 장훈 (숭실대학교 컴퓨터학과)
  • Lee Jeong-Min (Department of Computer, Soongsil University) ;
  • Chang Hoon (Department of Computer, Soongsil University)
  • 발행 : 2006.08.01

초록

내장 자체 테스트 과정에서 의사 무작위 패턴 생성기에 의해 만들어진 패턴들은 효율적인 고장 검출을 제공하지 못한다. 쓸모없는 패턴들은 테스트 시간을 줄이기 위해 제거하거나 수정을 통해 유용한 패턴으로 바꾸어야한다. 본 논문에서는 LFSR에서 생성하는 의사 무작위 패턴을 수정하고 추가적인 유효 비트 플래그를 사용하여 테스트 길이를 개선하고 높은 고장 검출률을 높이는 방법을 제안하고 있다. 또한 쓸모없는 패턴을 제거하거나 유용한 패턴으로 변경하기 위해 reseeding 방법과 수정 비트 플래그 모두 사용한다. 패턴을 수정할 때는 테스트 길이를 줄일 수 있도록 비트의 변화가 가장 적은 수를 선택한다. 본 논문에서는 단일 고착 고장만을 고려하였으며 결정 패턴을 사용하는 seed를 통해 100%의 고장 검출률을 얻을 수 있다.

During Built-In Self-Test(BIST), The set of patterns generated by a pseudo-random pattern generator may not provide sufficiently high fault coverage and many patterns were undetected fault. In order to reduce the test time, we can remove useless patterns or change from them to useful patterns. In this paper, we reseed modify the pseudo-random and use an additional bit flag to improve test length and achieve high fault coverage. the fat that a random tset set contains useless patterns, so we present a technique, including both reseeding and bit modifying to remove useless patterns or change from them to useful patterns, and when the patterns change, we choose number of different less bit, leading to very short test length. the technique we present is applicable for single-stuck-at faults. the seeds we use are deterministic so 100% faults coverage can be achieve.

키워드

참고문헌

  1. Eichelberger, E. B., and E. Lindbloom, 'Random Pattern Coverage Enhancement and Diagnosis for LSSD Logic Self-Test,' IBM Journal of Research and Development, Vol. 27, No.3, pp. 265-272, May. 1983 https://doi.org/10.1147/rd.273.0265
  2. Touba, N.A., and E.J. McCluskey, 'Test Point Insertion Based on Path Tracing,' Proc. of VLSI Test Symposium, pp. 2-8, 1996 https://doi.org/10.1109/VTEST.1996.510828
  3. Touba, N.A., and E.J. McCluskey, 'Test Point Insertion Based on Path Tracing,' Proc. of VLSI Test Symposium, pp. 2-8, 1996 https://doi.org/10.1109/VTEST.1996.510828
  4. Chiang, C.-H., and S.K. Gupta, 'Random Pattern Testable Logic Synthesis,' Proc. of International Conference on Computer-Aided Design (ICCAD) , pp. 125-128, 1994
  5. Eichelberger, E.B., and E. Lindbloom, F. Motica, and J. Waicukauski, 'Weighted Random Pattern Testing Apparatus and Method,' US Patent 4,801,870, Jan. 89
  6. Hellebrand, S., B. Reeb, S. Tarnick, and H.-J. Wunderlich, 'Pattern Generation for a Deterministic BIST Scheme,' 'Proc. of International Conference on Computer-Aided Design(ICCSAD), pp.88-94, 1995 https://doi.org/10.1109/ICCAD.1995.479997
  7. Touba, N. A. and E.J. McCluskey, 'Altering Bit Sequence to Contain Predetermined Patterns,' US Patent 6,061,818, May, 2000
  8. Al-Yamani A., and E.J. McCluskey, 'Built-In Reseeding for Serial BIST,' VLSI Test Symposium, Apr., 03