한국정보통신학회논문지 (Journal of the Korea Institute of Information and Communication Engineering)

  • 제10권7호
  • /
  • Pages.1196-1201
  • /
  • 2006
  • /
  • 2234-4772(pISSN)
  • /
  • 2288-4165(eISSN)
한국정보통신학회 (The Korea Institute of Information and Commucation Engineering)
권호 표지

비트 스타핑 방식을 이용한 포인터 조정 지터의 감소방법

Pointer Adjustment Jitter Reduction Method Using Bit Stuf fing Technique

  • 최승국 (인천대학교 정보통신공학과)
  • 발행 : 2006.07.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

포인터 조정 시스템에서는 동기를 위하여 근본적으로 SDH 노드 클럭이 3바이트씩 조정되므로 발생되는 지터의 크기가크다. 포인터 조정 지터를 감소시키기 위하여, 비트 리킹 방식이 제시 되였으나, 이러한 비트 리킹 방식에서 발생되는 포인터 조정 지터는 그 크기가 충분히 작지 못하다. 본 연구에서는 비트 리킹 방식의 문제점을 분석하고 이 지터를 더욱 감소시킬 수 있는 비트 스타핑 방식을 연구한다.

In pointer adjustment systems, 3 byte SDH clocks are controlled for synchronization. Therefore large jitter is generated in that systems. Bit stuffing technique was introduced as method for reducing pointer adjustment jitter. However, the jitter generated in this systems is also not so small. In this paper, the problems in the bit leaking system are analyzed and new bit stuffing technique is introduced to reduce the jitter sufficiently.

키워드

참고문헌

  1. ITU-T Rec. G.707, G.708 and G.709, 1996
  2. D. L. Duttweiler, 'Waiting Time Jitter', Bell Syst. Tech. J., vol.51, pp.165-207, Jan. 1972 https://doi.org/10.1002/j.1538-7305.1972.tb01909.x
  3. R. G. Kusyk, W. A. Krzymien and T. E. Moore , 'Analysis of Techniques for the Reduction of Jitter caused by SONET Pointer Adjustments', IEEE Trans. Commun., vol.42, no.2, pp.2036-2050, Feb. 1994 https://doi.org/10.1109/TCOMM.1994.583418
  4. W. D. Grover, T. E. Moore and J. A. McEachem, 'Waiting Time Jitter Reduction by Synchronizer Stuff Threshold Modulation', Proc. of IEEE GLOBECOM' 87, vol.1, pp.514-518, Nov. 1987
  5. F. M. Gardner, 'Phaselock Techniques', John Wiley & Sons, 1979