Hybrid Scheme of Data Cache Design for Reducing Energy Consumption in High Performance Embedded Processor

고성능 내장형 프로세서의 에너지 소비 감소를 위한 데이타 캐쉬 통합 설계 방법

  • 심성훈 (서울대학교 전기컴퓨터공학부) ;
  • 김철홍 (서울대학교 전기컴퓨터공학부) ;
  • 장성태 (수원대학교 컴퓨터학과) ;
  • 전주식 (서울대학교 전기컴퓨터공학부)
  • Published : 2006.04.01

Abstract

The cache size tends to grow in the embedded processor as technology scales to smaller transistors and lower supply voltages. However, larger cache size demands more energy. Accordingly, the ratio of the cache energy consumption to the total processor energy is growing. Many cache energy schemes have been proposed for reducing the cache energy consumption. However, these previous schemes are concerned with one side for reducing the cache energy consumption, dynamic cache energy only, or static cache energy only. In this paper, we propose a hybrid scheme for reducing dynamic and static cache energy, simultaneously. for this hybrid scheme, we adopt two existing techniques to reduce static cache energy consumption, drowsy cache technique, and to reduce dynamic cache energy consumption, way-prediction technique. Additionally, we propose a early wake-up technique based on program counter to reduce penalty caused by applying drowsy cache technique. We focus on level 1 data cache. The hybrid scheme can reduce static and dynamic cache energy consumption simultaneously, furthermore our early wake-up scheme can reduce extra program execution cycles caused by applying the hybrid scheme.

현재 내장형 프로세서에서 캐쉬 사이즈는 더 많은 트랜지스터 집적도와 낮은 공급 전력에 기인하여 점점 더 증가 되어지는 추세이다. 하지만 캐쉬 사이즈가 커질수록 더욱 더 많은 에너지 소비가 발생하게 되며, 결과적으로 프로세서 전체에서 소비하는 에너지 중에서 캐쉬에서 소비되는 에너지의 비중이 점점 더 증가 되고 있다. 이에 따라 캐쉬 에너지 소비를 줄이기 위한 많은 기법들이 제시되어져 왔다. 하지만 이러한 기존의 기법들은 캐쉬 에너지 소비의 2가지 방면, 즉, 정적 캐쉬 에너지 소비와 동적 캐쉬 에너지 소비 중에서 어느 한쪽에 초점을 맞추어 제시되어진 기법들이었다. 본 논문에서는 고성능 내장형 프로세서에서 캐쉬 에너지 소비의 2가지 방면인, 정적 캐쉬 에너지 소비와 동적 캐쉬 에너지 소비를 동시에 감소시키는 정적 에너지 소비 감소와 동적 에너지 소비 감소의 통합 기법을 제안한다. 이 통합 기법에는 이미 제안되어진 두 가지 기법, 동적 에너지 소비를 감소시키기 위한 웨이 예측 기법과 정적 에너지 소비를 감소시키기 위한 드라우지 캐쉬(drowsy cache) 기법을 적용한다. 또한 드라우지 캐쉬 기법을 사용하였을 때 생기는 추가적인 프로그램 실행 사이클들을 줄이기 위한 "프로그램 카운트를 이용하는 드라우지 상태의 데이타 캐쉬 라인 미리 깨움" 기법을 제안한다. 이러한 기법 적용을 레벨 1 데이타 캐쉬에 적용한다. 제안 되어진 통합 기법을 통해서 정적 데이타 캐쉬 에너지 소비와 동적 데이타 캐쉬 에너지 소비를 동시에 줄일 수 있게 되며, 같이 제안되어진 "드라우지 상태의 데이타 캐쉬 라인 미리 깨움"기법은 통합 기법 때문에 발생하는 추가적인 프로그램 실행 사이클의 증가를 감소시킬 수 있다.서 58.98로 줄이면서 계산시간은 평균 71ms에서 44ms 으로 빠르게 됨을 알 수 있었다.적외선 분광법을 이용한 사일리지의 화학적 조성분 함량 측정은 적은 오차 범위 내에서 신속하고 정확한 분석법이 될 수 있음을 확인 할 수 있었다. 비록 원물 생시료(IF)에 대한 직접적인 측정은 다소 예측 정확성이 떨어지지만 현장 적용성과 편리성을 높이기 위해서는 생시료의 측정시 오차를 줄일 수 있는 스펙트럼의 수처리 방법이나 산란보정 방법과 같은 데이터 처리기법에 대한 더 많은 연구가 앞으로 진행되어야 한다고 생각되어진다.상자의 50% 이상이 매일 생선 콩 및 콩제품과 채소류를 먹고 있었고, 인스턴트나 패스트푸드는 정상 체중군이 저체중군이나 과체중보다 매일 섭취하는 빈도가 낮았다(p<0.0177). 7. 가장 낮은 영양 섭취 상태를 보여준 영양소(% RDA< 75%)는 철분과 칼슘으로 조사 대상자의 3/4에 해당하는 조사 대상자가 영양 부족 상태였다. 칼슘 섭취의 경우 정상 체중군이 과체중군과 저체중군보다 섭취율이 낮았으나(p<0.0257) 철분은 군간 유의차는 없었다. 8. 칼슘의 경우 과체중군이 저체중군이나 정상 체중군에 비해 영양소 적정비율(NAR) 값이 높았으며(p<0.0257) 철분, 단백질, 비타민 $B_1$$B_2$, 나이아신의 경우도 통계적으로 유의하지는 않으나 과체중군이 저체중군 또는 정상 체중군의 NAR 값이 높은 경향을 보여주었다. 9가지 영양소의 NAR을 평균한 MAR 값은 군간 유의적이지는 않으나 과체중군(0.76)이 정상체중(0.73) 또는 저체중군(0.73)에 비해 높은 값은 보여주었다. 9. 철분은 과체중군(1.67)이 저체중(0.

Keywords

References

  1. K. Inoue, T. Ishihara, and K. Murakami., 'Way-predicting set-associative cache for high performance and low energy consumption,' In Proceedings of the International Symposium on Low Power Electronics and Design, pp. 273-275, August 1999 https://doi.org/10.1145/313817.313948
  2. M. D. Powell, A. Agarwal, T. N. Vijaykumar, B. Falsafi and K. Roy. 'Reducing set-associative cache energy via way-prediction and selective direct-mapping.' In proceedings of international Symposium on Microarchitecture, December 2001 https://doi.org/10.1109/MICRO.2001.991105
  3. M. Powell, et. Al., 'Gated-Vdd: A circuit technique to reduce leakage in deep-submission cache memories,' In Proc. of Int. Symp. Low Power Electronics and Design, pp. 90-95, 2000 https://doi.org/10.1145/344166.344526
  4. S. Kaxiras, Z. Hu and M. Martonosi., 'Cache decay: Exploiting generational behavior to reduce leakage power,' In Proc. International Symposium on Computer Architecture, July 2001 https://doi.org/10.1109/ISCA.2001.937453
  5. K. Flautner, N. S. Kim, S. Martin, D. Blaauw, and T. Mudge., 'Drowsy caches: Simple techniques for reducing leakage power,' In Proc. International Symposium on Computer Architecture, July 2002 https://doi.org/10.1145/545214.545232
  6. J. L. Hennessy and D. A. Patterson, Computer Architecture: A Quantitative Approach, Second Edition, Morgan Kaufmann, 1996
  7. Soontae Kim, N. Vijaykrishnan, M. J. Irwin and L. K. john., 'On load latency in low-power caches,' In Proc. of International Symposium Low Power Electronics and Design, 2003 https://doi.org/10.1145/871506.871570
  8. D. Brooks, V. Tiwari, and M. Martonosi., 'Wattch: A framework for architectural-level power analysis and optimizations,' In Proceedings of the 27th Annual International Symposium on Computer Architecture, pages 8394, June 2000 https://doi.org/10.1145/339647.339657
  9. D.C. Burger and T. M. Austin., The SimpleScalar Tool Set, Version 2.0, Computer Architecture News, 25 (3), pp. 13-25, June, 1997 https://doi.org/10.1145/268806.268810
  10. SPEC CPU2000 Benchmarks, http://www.specbench.org