Influence on Short Channel Effects by Tunneling for Nano structure Double Gate MOSFET

나노구조 이중게이트 MOSFET에서 터널링이 단채널효과에 미치는 영향

  • 정학기 (군산대학교 전자정보공학부)
  • Published : 2006.03.01

Abstract

The double gate(DG) MOSFET is a promising candidate to further extend the CMOS scaling and provide better control of short channel effect(SCE). DGMOSFETs, having ultra thin undoped Si channel for SCEs control, ale being validated for sub-20nm scaling. A novel analytical transport model for the subthreshold mode of DGMOSFETs is proposed in this paper. The model enables analysis of short channel effect such as the subthreshold swing(SS), the threshold voltage roil-off$({\Delta}V_{th})$ and the drain induced barrier lowering(DIBL). The proposed model includes the effects of thermionic emission and quantum tunneling of carriers through the source-drain barrier. An approximative solution of the 2D Poisson equation is used for the distribution of electric potential, and Wentzel-Kramers-Brillouin approximation is used for the tunneling probability. The new model is used to investigate the subthreshold characteristics of a double gate MOSFET having the gate length in the nanometer range $(5-20{\sim}nm)$ with ultra thin gate oxide and channel thickness. The model is verified by comparing the subthreshold swing and the threshold voltage roll-off with 2D numerical simulations. The proposed model is used to design contours for gate length, channel thickness, and gate oxide thickness.

이중게이트 MOSFET는 스케일링 이론을 확장하고 단채널효과를 제어 할 수 있는 소자로서 각광을 받고 있다. 단 채널효과를 제어하기 위하여 저도핑 초박막 채널폭을 가진 이중게이트 MOSFET의 경우, 20nm이하까지 스케일링이 가능한 것으로 알려지고 있다. 이 논문에서 는 20m이하까지 스켈링된 이중게이트 MOSFET소자에 대한 분석학석 전송모델을 제시하고자 한다. 이 모델을 이용하여 서브문턱스윙(Subthreshold swing), 문턱전압변화(Threshold voltage rolloff) 드레인유기장벽저하(Drain induced barrier lowering)와 같은 단채널효과를 분석하고자 한다. 제안된 모델은 열방출 및 터널링에 의한 전송효과를 포함하고 있으며 이차원 포아슨방정식의 근사해를 이용하여 포텐셜 분포를 구하였다. 또한 터널링 효과는 Wentzel-Kramers-Brillouin 근사를 이 용하였다. 이 모델을 사용하여 초박막 게이트산화막 및 채널폭을 가진 5-20nm 채널길이의 이중게이트 MOSFET에 대한 서브문턱영역의 전송특성을 해석하였다. 또한 이 모델의 결과값을 이차원 수치해석학적 모델값과 비교하였으며 게이트길이, 채널두께 및 게이트산화막 두께에 대한 관계를 구하기 위하여 사용하였다.

Keywords

References

  1. T.Schulz, W.Rosner, E.Landgraf, L.Risch and U.Langmann, 'Planar and vertical double gate concepts,' Solid-State Electronics, vol.46, pp.985-989, 2002 https://doi.org/10.1016/S0038-1101(02)00031-X
  2. H.R.Huff and P.M.Zeitzoff, 'The Ultimate CMOS Device: A 2003 Perspective,' in the 2003 Int. Conf. Characterization and Metrology for ULSI Technology, pp.1-17, 2003
  3. L.Chang, Y.K.Choi, D.Ha, P.Ranade, S,Xiong, J.Bokor, C.Hu and T.J.King, 'Extremely Scaled Silicon Nano-CMOS Devices,' Proc. of IEEE, vol.91, pp.1860-1873, 2003
  4. K.Kim and J.G.Foosum, 'Double-gate CMOS; Symmetrical versus asymmetrical gate devices,' IEEE Trans. Electron Devices, vol.48, pp.294-299, 2001 https://doi.org/10.1109/16.902730
  5. J.R.Watling, A.R.Brown, and A.Asenov, 'Can the Density Gradient Approach Describe the Source-Drain Tunneling in Decanano Double-Gate MOSFETs?', Journal of Computational Electronics, vol.1, pp.289-293, 2002 https://doi.org/10.1023/A:1020758431804
  6. J.S.Park, H.Shin, D.Connelly, D. Yergeau, Z.Yu, and R.W.Dutton, 'Analysis of 2D quantum effects in the poly-gate and their impact on the short-channel effects in double-gate MOSFETs via the density-gradient method', Solid-State Electronics, vol.48, pp.1163-1168, 2004 https://doi.org/10.1016/j.sse.2004.01.001
  7. D.Munteanu and J.L.Autran, 'Two-dimensional modeling of quantum ballistic transport in ultimate double-gate SOI devices', Solid-State Elec. vol.47, pp.1219-1225, 2003 https://doi.org/10.1016/S0038-1101(03)00039-X
  8. M.Bescond, J.L.Autran, D.Munteanu and M.Lannoo, 'Atomic-scale modeling of double gate MOSFETs using a tight- binding Green's function formalism', Solid-State Elec., vol.48, pp.567-574, 2004 https://doi.org/10.1016/j.sse.2003.09.025
  9. 정학기, S. Dimitrijev, '더블게이트 MOSFET의 서브문턱스윙에 대한 연구', 한국해양정보통신학회논문지, vol.9, No.4, pp.804-810, 2005