Journal of the Institute of Electronics Engineers of Korea TE (대한전자공학회논문지TE)
- Volume 42 Issue 3
- /
- Pages.7-12
- /
- 2005
- /
- 1229-7380(pISSN)
A study on the improvement of impedance decline in PLC
PLC에서의 임피던스 저하 개선에 관한 연구
- Choi, Tae-Seop (Electronics of Bucheon College) ;
- Ahn, In-Soo (School of Computer Information, Kyungin College)
- Published : 2005.09.25
Abstract
In this paper, we used class D amplification circuit to improve the decline of error rate caused by low impedance in the Power Line Communication. We manufactured voltage drive circuit and current drive circuit that are driven circuit of power line modem on the present and made a comparison experiment with drivel circuit that uses class D amplifier proposed in this paper. As a result of Experiment, We showed that it has great superiority over other existing drive circuits at rapid impedance change in power line channel.
본 논문에서는 전력선 통신 시스템에서 낮은 임피던스에 의한 에러율의 저하를 개선하기 위하여 제안한 D급 증폭 회로를 사용한 구동 회로를 적용하였다. 전력선 모뎀에 사용되는 전압 구동 회로와 전류 구동 회로를 제작하고, 본 논문에서 제안한 D급 증폭 회로를 이용한 구동 회로와 비교하여 실험을 하였다. 실험 결과 본 논문에서 설계한 구동 회로가 다른 구동 회로보다 급격하게 임피던스 변화하는 전력선 채널에 대하여 성능이 우수함을 보였다.