계층버스 다중처리기에서 캐시 일관성 프로토콜의 민감도 분석

Sensitivity Analysis of Cache Coherence Protocol for Hierarchical-Bus Multiprocessor

  • 이흥재 (한남대학교 정보통신멀티미디어공학부) ;
  • 최진규 (한남대학교 정보통신멀티미디어공학부) ;
  • 기장근 (공주대학교 정보통신공학부) ;
  • 이규호 (한국전자통신연구원)
  • Lee, Heung-Jae (School of Info. Tech. & Multimedia Eng., Hannam Univ.) ;
  • Choe, Jin-Kyu (School of Info. Tech. & Multimedia Eng., Hannam Univ.) ;
  • Ki, Jang-Geun (Division of Info. & Communication Eng., Kongju Nat. Univ.) ;
  • Lee, Kyou-Ho (Electronics and Telecommunications Research Institute)
  • 발행 : 2004.12.01

초록

계층버스 다중처리기 시스템에서 캐시 일관성 프로토콜은 시스템 성능에 영향을 준다. 특정 캐시 일관성 프로토콜 하에서 시스템의 성능은 버스의 대역폭 및 메모리크기, 메모리 블록의 크기에 따라 영향을 받는다. 따라서 시스템 성능에 영향을 미치는 요소들에 대한 민감도 분석이 필요하다. 본 논문에서는 계층버스 다중처리기에 캐시 일관성 프로토콜을 적용하고, 프로토콜에서 정의된 상태가 나타날 확률을 구하였다. 구해진 확률값을 분석적 모델에 적용하여 시뮬레이션을 하였다. 그리고 시뮬레이션 결과를 기반으로 시스템의 성능에 영향을 미치는 요소에 대한 민감도 분석을 하였다.

In a hierarchical-bus multiprocessor system, cache coherence protocol has effect on system performance. Under a particular cache coherence protocol, system performance can be affected by bus bandwidth, memory size, and memory block size. Therefore sensitivity analysis is necessary for the part of multiprocessor system. In this paper, we set up cache coherence protocol for hierarchical-bus multiprocessor system, and compute probability of state of protocol, and analyze sensitivity for part of system by simulation.

키워드

참고문헌

  1. Advanced Computer Architecture:Parallelism, Scalability, Programmability Hwang, Kai
  2. The ETRI Journal 전자통신 v.13 no.3 Highly Pipelined Bus:HiPi-Bus Ki, An-Do;Park, Byung-Kwan;Sim, Won-Sae;Kang, Kyeng-Yong;Yoon, Yong-Ho
  3. Trans. on computers v.38 no.8 Analysis and Comparison of Cache Coherence Protocols for a Packet-Switched Multiprocessor Yang, Qing;Bhuyan, Laxmi N.;Liu, Bao-Chyn
  4. The Cache Memory Book Handy, Jim
  5. Proc. Annu. Int. Symp., Computer Architecture Cache Evaluation and the Impact of Workload Choice Smith, A.J.
  6. Performance Models of Multiprocessor Systems Ajmone Marsan, M.;Balbo, G.;Conte, G.
  7. Performance Models of Multiprocessor Systems Ajmone Marsan, M.;Balbo, G.;Conte, G.
  8. Simulation with Visual SLAM and AweSim Pritskerr, A.A.B.
  9. 한국통신학회학술대회 단일칩 다중처리 마이크로프로세서:Raptor 박경;한우종;윤석한