임베디드 하드웨어 유전자 알고리즘을 위한 실시간 처리 시스템

Real-time processing system for embedded hardware genetic algorithm

  • 발행 : 2004.11.01

초록

임베디드 하드웨어 유전자 알고리즘을 위한 실시간 처리 시스템을 설계하였다. 제안된 시스템은 유전자 알고리즘의 기본 모듈인 selection, crossover, 및 mutation과 evaluation을 병행적으로 동작시키기 위해서 이중 프로세서로 구현하였다. 구현된 시스템은 두개의 Xscale 프로세서와 진화 하드웨어가 내장된 FPGA 로 구성되었다. 또한 본 시스템은 유전자 알고리즘의 기본 모듈 수행이 두 개의 프로세서에 자동으로 균등 배분되는 구조를 지니고 있어, 유전자 알고리즘 처리의 효율성을 극대화 할 수 있다. 제안된 임베디드 하드웨어 유전자 알고리즘 처리 시스템은 임베디드 리눅스 운영체제에서 수행되며 진화 하드웨어에서 실시간으로 처리된다. 또한 제안된 이중 프로세서의 각 프로세서 모듈은 동일한 구조로 가지고 있으므로 여러 개의 모듈을 직렬 연결하여 빠른 하드웨어 유전자 알고리즘 실시간 처리에 그대로 사용될 수 있다.

A real-time processing system for embedded hardware genetic algorithm is suggested. In order to operate basic module of genetic algorithm in parallel, such as selection, crossover, mutation and evaluation, dual processors based architecture is implemented. The system consists of two Xscale processors and two FPGA with evolvable hardware, which enables to process genetic algorithm efficiently by distributing the computational load of hardware genetic algorithm to each processors equally. The hardware genetic algorithm runs on Linux OS and the resulted chromosome is executed on evolvable hardware in FPGA. Furthermore, the suggested architecture can be extended easily for a couple of connected processors in serial, making it accelerate to compute a real-time hardware genetic algorithm. To investigate the effect of proposed approach, performance comparisons is experimented for an typical computation of genetic algorithm.

키워드

참고문헌

  1. Paul Layzell, The 'Evolvable Motherboard'A Test Platform for the Research ofIntrinsic Hardware Evolution, CognitiveScience Research Paper 479, 1998
  2. Koza, John et al, Evolving computerprograms using rapidly reconfigurable fieldprogrammable gate arrays and geneticprogramming, Proceeding of the ACM SixthInternational Symposium on FieldProgrammable Gate Arrays. New York,NY:ACM Press. pp. 209-219, 1998
  3. N. Yosida, T. Moriki and T. Yasuoka,'GAP:Genetic VLSI processor for geneticalgorithm', Second International ICSC Symp.on Soft Computing, pp. 341-345, 1997
  4. Shin'ichi Wakabayashi et al., 'GAA:A VLSIgenetic algorithm accelerator with on-the-flyadaptation of crossover operators', ISCAS98, 1998
  5. Jin Jung Kim, Duck Jin Chung,'Implementation of Genetic Algorithm basedon Hardware Optimization', TENCON '99 1999;
  6. K. Dejong, An analysis of the behavior ofclass of genetic adaptive system, Ph.DThesis, University of Michigan, 1975
  7. Hiroaki Kitano, IDEN TEKI ALGOLITHM,SANGYO TOSHO, 1993
  8. E. Vonk, L. C. Jain, and R. P. Johnson, Automatic Generation of Neural NetworkArchitecture Using EvolutionaryComputation, World Scientific Publishing,1997
  9. L. C. Jain, R. K. Jain, HYBRIDINTELLIGENT ENGINEERING SYSTEMS,World Scientific Publishing, 1997
  10. I. Kajitani, T. Higuchi, 'A gate-level EHWchip: Implementing GA operations andreconfigurable hardware on a signal LSI',Evolvable System: From Biology to Hardware, Lecture Notes in Computer Science 1478, pp. 1-12., Springer Verlag,1998 https://doi.org/10.1007/BFb0057602