Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

An Implementation of Automatic Boundary Scan Circuit Generator Supporting Private Instructions

특수 명령어를 지원하는 자동 경계 주사 생성기 구현에 관한 연구

  • 박재흥 (숭실대학교 컴퓨터학과) ;
  • 장훈 (숭실대학교 컴퓨터학과)
  • Published : 2004.11.01
Download PDF
⟨ Previous Next ⟩

Abstract

GenJTAG implemented in this paper is an automatic web-based boundary scan circuit generator. GenJTAG supports all the public instructions for the boundary scan technique, and also private instructions for other DFT techniques to be applied. Users can easily edit the generated boundary scan circuit code because it is described in behavioral level with the Verilog-HDL. GenJTAG has another advantage that any one can generate the boundary scan circuit by simply accessing to the web site.

본 논문에서 구현한 GenJTAG은 웹기반 경계 주사 회로 자동 생성기이다. GenJTAG은 경계 주사 기법의 공개 명령어를 모두 지원하고 다른 테스트 용이화 기법을 위한 특수 명령어를 지원할 수 있는 경계 주사 회로를 생성하여 준다. 생성된 경계주사 회로는 행위 수준 verilog-HDL 코드로 기술되므로 요구 사항이 변경될 경우 사용자가 용이하게 수정할 수 있다. 특히, GenJTAG은 웹을 통하여 사용할 수 있으므로 누구나 쉽게 경계 주사 회로를 생성할 수 있는 이점이 있다.

Keywords

References

  1. M. Abramovici, M. A. Breuer and A. D. Friedman, Digital System Testing and Testable Design, Computer Science Press, 1990
  2. M. Mayberry, J. Johnson, N. Shahriari and M. Tripp, 'Realizing the Benefits of Structural Test for Intel Microprocessors,' In Proc. Int'l Test Conf, pp. 456-463, 2002 https://doi.org/10.1109/TEST.2002.1041795
  3. B. Bailey, A. Metayer, B. Svrcek, N. Tendolkar, E. Wolf, E. Fiene, M. Alexander, R. Woltenberg and R. Raina, 'Test Methodology for Motorola's High Performance e500 Core Based on PowerPC Instruction Set Architecture,' In Proc. Ini'l Test Conf.., pp. 574-583, 2002 https://doi.org/10.1109/TEST.2002.1041808
  4. D. Belete, A. Razdan. W. Schwarz, R. Raina, C. Hawkins and J. Morehead, 'Use of DFT Techniques In Speed Grading a 1GH+ Microprocessor,' In Proc. Int'l Test Conf., pp. 1111 -1119, 2002 https://doi.org/10.1109/TEST.2002.1041868
  5. I. Parulkar, T. Ziaja, R. Pendurkar, A. D'Souza and A. Majumdar, 'A Scalable, Low Cost Design-for-Test Architecture for UItraSPARCTM Chip Multi-Processors,' In Proc. Int'l Test Conf. pp. 726-735, 2002 https://doi.org/10.1109/TEST.2002.1041825
  6. IEEE Standard 1149.1-1990, 'IEEE Standards Test Access Port and boundary-scan Architecture,' IEEE Standards Board, New York, 1990
  7. K. P. Parker, The Boundary-Scan Handbook, Kluwer Academic Publishers, Norwell MA, 1992
  8. Test Technology Standards Committee, 'IEEE Standard Test Access Port and Boundary-Scan Architecture,' IEEE Computer Society Press, 1993
  9. 박선호, PCI 버스 해설과 인터페이스 카드 설계, 국제테크노정보연구소, 1999
  10. F. Karimi and F. Lombardi, 'A Scan-Bist Environment for Testing Embedded Memories,' In Proc. Int'l Workshop on Memory Technology, Design and Testing, pp. 17-23, 2002 https://doi.org/10.1109/MTDT.2002.1029758
  11. J. H. Park, H. Chang and O. Y. Song, 'An Efficient Implement of BIST for Floating Point DSP Processor,' In Proc. Asia Pacific Conf. on ASICs, pp. 273-272, 2000 https://doi.org/10.1109/APASIC.2000.896961
  12. http://www.model.com
  13. Brglez, F., Fujiwara, H., 'A neutral netlist of 10 combinational benchmark circuits and a target translator in fortran,' IEEE int. Symp. on Circuits and Systems(ISCAS), PP. 677-692, 1985