Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A Study on IEEE 1149.1 TAP Test Methodology for Minimum Area Overhead

최소 오버헤드를 갖는 IEEE 1149.1 TAP 테스트 기법에 관한 연구

  • 김문준 (숭실대학교 컴퓨터학과) ;
  • 장훈 (숭실대학교 컴퓨터학과)
  • Published : 2004.11.01
Download PDF
⟨ Previous Next ⟩

Abstract

Today almost all chips have IEEE 1149.1 tap controller inside. Recently the circuit is embedded in the chips for other functional objectives. Hence a CED technique for testing and monitoring the IEEE 1149.1 tap controller had been proposed. This paper studies the optimal CED test technique on the IEEE 1149.1 tap controller. There are duplication, parity prediction, and hybrid techniques. The hybrid technique shows the best result on the area overhead. This means that the hybrid technique is perfectly adequate for the IEEE 1149.1 tap controller to be applied to test with the optimal area overhead and can be used widely in the field. Furthermore, we made more reduction from the previous method resulting in less area overhead.

오늘날 모든 칩들에는 보드레벨 테스트를 위한 IEEE 1149.1 TAP 컨트롤러가 설계되어 내장된다. 하지만 최근에는 보드레벨 테스트뿐만 아니라 기능적 목적을 위해서 TAP 컨트롤러가 내장되는 경우도 다수 존재한다. 따라서 이러한 IEEE 1149.1 TAP 컨트롤러 회로를 테스트하고 모니터링 할 수 있는 동시 에러 검출 (CED: Concurrent Error Detection) 테스트 기법이 개발되었다. 본 논문에서는 기존에 제안된 여러 종류의 CED 테스트 기법을 IEEE 1149.1 TAP 컨트롤러에 적용하여 최적의 면적 오버헤드를 구현하는 기법에 대해 연구한다. 중복 기법과 패리티 예측 기법, 그리고 혼합 기법을 각각 연구하였으며, 혼합기법이 IEEE 1149.1 TAP 컨트롤러를 테스트하는 데 가장 적합한 CED 기법임을 실험을 통하여 알 수 있었다. 따라서 혼합기법은 앞으로 IEEE 1149.1 TAP 컨트롤러를 테스트하는 데 널리 사용될 수 있을 것이다. 또한 본 논문에서는 기존에 제안된 기법을 더욱 향상시켜 TAP 컨트롤러를 테스트하는 데에 소요되는 면적 오버헤드를 최소화 시켰다.

Keywords

References

  1. M. Abramovici, M. A. Breuer and A. D. Friedman, Digital System Testing and Testable Design, Computer Science Press, 1990
  2. IEEE Standard 1149.1: Standard Test Access Port and Boundary Scan, 1990
  3. K P. Parker, The Boundary Scan Handbook, Kluwer Academic Publishers, 1998
  4. B. Nadeau-Dostie, Design for At-Speed Test, Diagnosis and Measurement, Kluwer Academic Publishers, 2000
  5. Xilinx Virtex Application Notes, XAPP151(v1.5), 2000
  6. A. T. Dahbura, M. Uyar and C. W. Yau,'An Optimal Test Sequence for the JTAG/IEEE P1149.1 Test Access Port Controller,' Intl. Test Conf., 1989 https://doi.org/10.1109/TEST.1989.82277
  7. S. Mitra, E. J. McCluskey and S. Makar, 'Design for Testability and Testing of IEEE 1149.1 Tap Controller,' Proc. IEEE VLSI Test Symposium, 2002 https://doi.org/10.1109/VTS.2002.1011145
  8. Dirnitris Nikolos, 'Optimal Self-Testing Embedded Parity Checkers,' IEEE Transactions on Computers, Vol. 47, No.3, 1998 https://doi.org/10.1109/12.660167
  9. Steven D. Millman and E. J. McCluskey, 'Bridging, Transition, and Stuck-Open Faults in Self- Testing CMOS Checkers,' Fault- Tolerant Computing, Digest of Papers, Twenty-First International Symposium, 1991 https://doi.org/10.1109/FTCS.1991.146655
  10. C. Zeng, N. R. Saxena and E. J. McCluskey, 'Finite State Machine Synthesis with Concurrent Error Detectino,' Proc. IntI. Test Conf., 1999 https://doi.org/10.1109/TEST.1999.805795
  11. E. J. McCluskey, 'Design Techniques for Testable Embedded Error Checkers,' IEEE Computer, Vol. 23 , Issue. 7, 1990 https://doi.org/10.1109/2.56855
  12. K. Mohanram, C. V. Krishna, N. A. Touba, 'A methodology for automated insertion of concurrent error detection hardware in synthesizable Verilog RTL,' IEEE International Symposium on Circuits and Systems, Vol. 1, 2002 https://doi.org/10.1109/ISCAS.2002.1009906
  13. E. F. Moore, 'Gedanken Experiments on Sequential Machines,' in Automata Studies, pp. 129-253, Princeton University Press, Princeton, New Jersey, 1956