출력 버퍼형 $a{\times}b$스위치로 구성된 Fat-tree 망의 성능 분석

Performance Evaluation of a Fat-tree Network with Output-Buffered $a{\times}b$ Switches

  • 신태지 (울산대학교 전기전자 및 정보시스템공학부) ;
  • 양명국 (울산대학교 전기전자 및 정보시스템공학부)
  • 발행 : 2003.08.01

초록

본 논문에서는, $a{\times}b$ 출력 버퍼 스위치로 구성된 fat-tree 망의 성능 예측 모형을 제안하고, 스위치에 장착된 버퍼의 개수 증가에 따른 성능 향상 추이를 분석하였다. Buffered 스위치 기법은 스위치 네트웍 내부의 데이타 충돌 문제를 효과적으로 해결할 수 있는 방법으로 널리 알려져 있다. 제안한 성능 예측 모형은 먼저 네트웍 내부 임의 스위치 입력 단에 유입되는 데이타 패킷이 스위치 내부에서 전송되는 유형을 확률적으로 분석하여 수립되었다. 제안한 모형은 스위치에 장착된 버퍼의 개수와 무관하게 출력 버퍼를 장착한 $a{\times}b$ 스위치의 성능, 즉 네트웍 성능 평가의 두 가지 주요 요소인 네트웍 정상상태 처리율(Steady state Throughput, ST)과 네트웍 지연시간(Network Delay)의 예측이 가능하다. 또한 모형의 이해를 도모하기 위하여 지능형 네트워크 트래픽 제어 및 중도 소실 패킷에 대한 다양한 처리 기능 등 최근 개발되는 스위치 네트워크의 부가기능을 배제하고 수식을 정리하였다. 그러나, 제안된 분석 모형은 이들 다양한 성능 향상 기술이 적용된 네트워크, 그리고 다양한 크기의 네트워크 성능분석에도 쉽게 적용이 가능하다. 제안한 수학적 성능 분석 연구의 실효성 검증을 위하여 병행된 시뮬레이션 결과는 상호 미세한 오차 범위 내에서 모형의 예측 데이타와 일치하는 결과를 보여 분석 모형의 타당성을 입증하였다.

In this paper, a performance evaluation model of the Fat-tree Network with the multiple-buffered crossbar switches is proposed and examined. Buffered switch technique is well known to solve the data collision problem of the switch network. The proposed evaluation model is developed by investigating the transfer patterns of data packets in a switch with output-buffers. Two important parameters of the network performance, throughput and delay, are then evaluated. The proposed model takes simple and primitive switch networks, i.e., no flow control and drop packet, to demonstrate analysis procedures clearly. It, however, can not only be applied to any other complicate modern switch networks that have intelligent flow control but also estimate the performance of any size networks with multiple-buffered switches. To validate the proposed analysis model, the simulation is carried out on the various sizes of Fat-tree networks that uses the multiple buffered crossbar switches. Less than 2% differences between analysis and simulation results are observed.

키워드

참고문헌

  1. C.E. Leiserson, 'Fat trees : universal networks for hardware efficient supercomputing,' IEEE Trans. un Computers Vol. c 34, NO. 10. pp. 892-901, Oct. 1985 https://doi.org/10.1109/TC.1985.6312192
  2. C.E. Leiserson, 'The network architecture of the connection machine CM 5,' 4th Annual ACM Symp. on Parallel Algo. and Arch, pp, 272 285, June 1992 https://doi.org/10.1145/140901.141883
  3. Thinking Machine Corporation. 'The Connection Machine System CM 5,' Technical Summary, November 1993
  4. Klaus E. Schauser and Chris J. Scheiman. 'Experiments with active message on the Meiko CS 2,' the Proceedings of the 9th International Parallel Processing Symposium, Santa Barbara, April, 1995
  5. S.Frank, J.Rothmie, and H.Burkhardt. 'The KSRI : Bridgeing the gap between shared memory and mpps,' In Proceedings Compcon '93, San Francisco, CA, February 1993 https://doi.org/10.1109/CMPCON.1993.289682
  6. A. Landin, E. Haggersten and S. Haridi, 'Race free interconnection network and multiprocessor consistency,' Proceedings of the 18th Annual Symposium on Computer Architecture, vol. 19, no. 3, Toronto, Canada (May 1991), pp. 106 115
  7. Sabine R. Ohring, Maximilian Ibel, Sajal K.Das, Mohan J. Kumar 'On Generalized Fat trees,' Parallel Processing Symposium, 1995. Proceedings, 9th International, 1995, Page(s): 37-44 https://doi.org/10.1109/IPPS.1995.395911
  8. R.I. Greenberg and C.E. Leiserson. 'Randomized routing on fat trees,' In Silvio Micali, editor, Advances in Computing Research, Book 5: Randomness and Computation. pages 345-374. JAI Press. Greenwich, CT, 1989
  9. Ronald I.Greenberg, Lee Guan, 'An Improved Analytical Model for Wormhole Routed Networks with Application to Buterfly Fat trees,' Parallel Processing. 1997, Proceedings of the 1997 International Conference on, 1997, Page(s): 44-48 https://doi.org/10.1109/ICPP.1997.622554
  10. Alunweiri H.M. Aljunaidi H, Beraldi R, 'The Buffered Fat-Tree ATM switch.' Global Tele communication Conference. 1995. GLOBECOM '95., IEEE Volume: 2, 1995, Page(s): 1209-1215 vol.2 https://doi.org/10.1109/GLOCOM.1995.502595
  11. Youngsik Kim, Oh-Young Kwon, Tack-Don Han, Youngsong Mun, 'Design and performance analysis of the Practical Fat Tree Network using a butterfly network.' Journal of systems Architecture 43. pp. 355-363. 1997 https://doi.org/10.1016/S1383-7621(96)00097-5
  12. Myung K Yang and Tae Z Shin, 'Performance Evaluation of the Buffered MIN with $a{\times}a$ Switches,' KISS Conf. on Parallel Processing, pp. 244-246, Nov. 2000