Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A 32-bit Pipelined Carry-select Adder Using the Complementary Scheme

보수 이론을 이용한 32비트 파이프라인 캐리 선택 가산기

  • Kim, Young-Joon (Division of Electrical Engineering, Dept. of Electrical Engineering & Computer Science, KAIST) ;
  • Kim, Lee-Sup (Division of Electrical Engineering, Dept. of Electrical Engineering & Computer Science, KAIST)
  • 김영준 (韓國科學技術院 電子電算學科 電氣 및 電子工學) ;
  • 김이섭 (韓國科學技術院 電子電算學科 電氣 및 電子工學)
  • Published : 2002.09.01
Download PDF
⟨ Previous Next ⟩

Abstract

Using the carry-select adder scheme, an adder with small number of stages can be operated as fast as an adder with large number of stages. In this paper, a 4-block 5-stage 32-bit pipelined carry-select adder is designed and implemented. The proposed adder operates as fast as a conventional 16-stage 32-bit pipelined adder while the number of registers required is nearly same as a conventional 4-stage pipelined adder. This adder is operated at 1.67GHz clock frequency in a standard 0.25um CMOS technology with 2.5 V supply voltage.

캐리 선택 가산기에 파이프라인을 적용하면 적은 수의 파이프라인 스테이지를 가지면서 많은 수의 파이프라인 스테이지를 갖는 가산기처럼 높은 주파수 상에서 구동한다. 이 논문에서는 캐리 선택 가산기 구조를 적용한 4 블록 5스테이지 파이프라인 32비트 가산기를 제안하였다. 이 제안된 가산기는 기존의 16스테이지 파이프라인 32비트 가산기와 같이 높은 주파수에서 동작한다. 그럼에도 불구하고 이 제안된 가산기는 기존 16 스테이지 파이프라인 가산기 보다 3배 적은 트랜지스터로 구현 가능하다. 이 가산기는 0.25um CMOS 공정으로 구현할 때 2.5V전압에서 1.67GHz으로 동작한다.

Keywords

References

  1. T. Y. Chang and M. J. Hsiao, 'Carry-select adder using single ripple-carry adder'. Electronics Letters, Vol. 34, No. 22, Oct 1998, pp 2101-2103 https://doi.org/10.1049/el:19981706
  2. Y. Kim and L. S. Kim, 'A 64-bit carry-select adder with reduced area'. Electronics Letters, Vol. 37, No. 10, May 2001, pp. 614-615 https://doi.org/10.1049/el:20010430
  3. V. Stojanovic, et al, 'Comparative analysis of master-slave latches and flip-flops for high-performance and low-power systems,' IEEE J. Solid-State Circuits, vol. 34, no. 4, pp.536-548, April 1999 https://doi.org/10.1109/4.753687
  4. N. H. E. Weste, and K. Esharghian, Principle of CMOS VLSI Design, Addison-Wesley, 1992, pp 526
  5. B. Lim and J. Kang, 'A Self-Time Wave Pipelined Adder Using Data Align Method', The Second IEEE Asia Pacific Conference on ASICs, Aug. 2000, pp. 77-80 https://doi.org/10.1109/APASIC.2000.896912
  6. L. Dadda and P. Vincenzo, 'Pipelined Adders'. IEEE Transactions on Computers, Vol. 45, No. 3, Mar. 1996, pp. https://doi.org/10.1109/12.485573
  7. R. Rogenmoser and Q. Huaung, 'An 800 MHz 1-um CMOS Pipelined 8-b Adder Using Single-Phase Clocked Logic-Flip-Flops'. IEEE J. Solid-State Circuits, Vol. 31, No 3, Mar. 1996, pp. https://doi.org/10.1109/4.494202
  8. D. A. Patterson and J.L. Hennessy, Computer Organization & Design, 2nd Ed., Morgan Kaufmann Publishers, 1997, pp. 439-449